DS90LV110T 1 至 10 LVDS 数据/时钟分配器

数据： DS90LV110T 1 to 10 LVDS Data/Clock Distributor 数据表

描述

DS90LV110是1到10个数据/时钟分配器，采用LVDS（低压差分信号）技术实现低功耗，高速运行。数据路径在输入与输出之间完全不同，以实现低噪声和低脉冲宽度失真。该设计允许将1个输入连接到所有10个输出。 LVDS I /O支持点对点互连的高速数据传输。该器件可用作高速差分1至10信号分配/扇出，取代多路总线应用，实现更高速链路，提高信号质量。它还可用于高达400MHz的时钟分配。

DS90LV110可直接接受LVDS信号电平，LVPECL电平或带衰减网络的PECL。

可以使用使能引脚将LVDS输出置于TRI-STATE。

有关详细信息，请参阅本数据手册的“应用信息”部分。

特性

低抖动800 Mbps全差分数据路径
145 ps（典型值）pk-pk抖动，PRBS = 2 ²³ -1 800 Mbps的数据模式
单个+3.3 V电源
总功耗低于413 mW（典型值）
平衡输出阻抗
输出通道间偏斜为35ps（典型值）
差分输出电压（V _OD）为320mV（典型值） 100Ω终端负载。
LVDS接收器输入接受LVPECL信号
2.8 ns（典型值）的快速传播延迟
接收器输入阈值＆lt; ±100 mV
28导联TSSOP封装
符合ANSI /TIA /EIA-644 LVDS标准

所有商标均为各自所有者的财产。

参数与其它产品相比缓冲器、驱动器/接收器和交叉点


Device Type
Protocols
No. of Tx
No. of Rx
Input Signal
Output Signal
Signaling Rate (Mbps)
ESD HBM (kV)
Function
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package

DS90LV110T	DS90LV110AT
Buffer	Buffer
LVDS	LVDS
10	10
1	1
CML LVDS LVPECL	CML LVDS LVPECL
LVDS	LVDS
800	400
4	8
Repeater/Translator	Repeater/Translator
-40 to 85	-40 to 85
TSSOP	TSSOP
28TSSOP: 62 mm2: 6.4 x 9.7(TSSOP)	28TSSOP: 62 mm2: 6.4 x 9.7(TSSOP)
28TSSOP	28TSSOP

方框图 (3)

技术文档

数据手册（1）

DS90LV110T 1 to 10 LVDS Data/Clock Distributor 数据表

元器件购买 DS90LV110T 相关库存

搜索历史

DS90LV110T 1 至 10 LVDS 数据/时钟分配器

描述

特性

参数与其它产品相比缓冲器、驱动器/接收器和交叉点

方框图 (3)

技术文档

相关阅读

接口相关文章

接口相关下载

LVDS相关文章

LVDS相关下载

analog相关文章

analog相关下载

PECL相关文章

PECL相关下载

交叉点相关文章

交叉点相关下载

M-LVDS相关文章

M-LVDS相关下载

搜索历史

DS90LV110T 1 至 10 LVDS 数据/时钟分配器

描述

特性

参数 与其它产品相比 缓冲器、驱动器/接收器和交叉点

方框图 (3)

技术文档

相关阅读

接口相关文章

接口相关下载

LVDS相关文章

LVDS相关下载

analog相关文章

analog相关下载

PECL相关文章

PECL相关下载

交叉点相关文章

交叉点相关下载

M-LVDS相关文章

M-LVDS相关下载

参数与其它产品相比缓冲器、驱动器/接收器和交叉点