ADC12DJ3200QML-SP使用高速JESD204B输出接口,具有多达16个串行通道和子类1,符合确定性延迟和多设备同步。串行输出通道支持高达12.8 Gbps,并且可以配置为折衷比特率和通道数。创新的同步功能,包括无噪声孔径延迟(t AD )调整和SYSREF窗口,简化了合成孔径雷达(SAR)和相控阵MIMO通信的系统设计。双通道模式下的可选数字下变频器(DDC)允许降低接口速率(实数和复数解码模式)和信号的数字混合(仅限复杂抽取模式)。
特性
ADC内核:
12位分辨率
单通道模式下高达6.4 GSPS < /li>
双通道模式下高达3.2 GSPS
本底噪声(无信号,V FS = 1.0 V PP-DIFF ):
双通道模式:-149.5dBFS /Hz
单通道模式:-152.4dBFS /Hz
V CMI 为0 V的缓冲模拟输入:
模拟输入带宽(-3 dB):7GHz
可用输入频率范围:&gt; 10 GHz
满量程输入电压(V FS ,默认值):0.8V PP
< /li>
无噪声孔径延迟(t AD )调整:
精确采样控制:19-fsStep尺寸
温度和电压InvariantDelays
易于使用的同步功能
自动SYSREF定时校准
样品标记时间戳
JESD204B符合子类1的接口:
最大通道速率:12.8 Gbps
最多16个LanesAllows Reduce d通道速率
双通道模式下的数字下变频器:
实际输出:DDC旁路或2xDecimation
复杂输出:4x,8x或16xDecimation
辐射性能:
总电离剂量(TID):300 krad(Si)
单事件闭锁(SEL):120MeV-cm 2 /mg
单事件干扰(SEU)免疫注册
电源消耗量:3.0 W
所有商标均为其各自所有者的财产。
参数 与其它产品相比 高速 ADCs (>10MSPS)
Sample Rate (Max) (MSPS) Features Resolution (Bits) Number of input channels SNR (dB) ENOB (Bits) SFDR (dB) Power consumption (Typ) (mW) Input range (Vp-p) Interface Operating temperature range (C) Analog input BW (MHz) Input buffer Package Group Package size: mm2:W x L (PKG) Rating Architecture DNL (Typ) (+/-LSB) INL (Typ) (+/-LSB) Reference mode ADC12DJ3200QML-SP ADC12DJ3200 3200 6400 3200 6400 Ultra High Speed Ultra High Speed 12 12 2 1 2 1 56.6 56.6 9 9 67 67 3000 3000 0.8 0.8 JESD204B JESD204B -55 to 125 25 to 25 -40 to 85 7300 8000 Yes Yes CLGA | 196 FCBGA | 144 196CLGA: 225 mm2: 15 x 15 (CLGA | 196) See datasheet (FCBGA) Catalog Catalog Folding Interpolating Folding Interpolating 0.3 0.3 2.5 2.5 Int Int