完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>
ADCLK905/ADCLK907/ADCLK925内置全摆幅射极耦合逻辑(ECL)输出驱动器。对于PECL(正ECL)工作模式,将VCC偏置至正电源,将VEE 偏置至接地。对于NECL(负ECL)工作,VCC偏置至接地,VEE 偏置到负电源。
缓冲器具备95 ps的传播延迟、7.5 GHz的触发率、10 Gbps的数据速率以及60 fs的随机抖动(RJ)。
输入含有100 Ω的中心抽头片内端接电阻。提供VREF引脚用于偏置交流耦合输入。
ECL输出级旨在从各端将800 mW直接驱动至端接于VCC − 2 V的50 Ω负载,从而获得1.6 V的总差分输出摆幅
ADCLK905/ADCLK907/ADCLK925提供16引脚LFCSP封装。
应用