MC10E111 5.0 V ECL 1：9差分时钟驱动器

MC10E / 100E111是一款低偏斜1至9差分驱动器，专为时钟分配而设计。它接受一个信号输入，如果使用V _BB 输出，它可以是差分输入或单端输入。信号被扇出到9个相同的差分输出。还提供了启用输入。高电平通过强制所有Q输出为低电平并且所有Qbar输出为高电平来禁用器件。

该器件是专门设计，建模和生成的，具有低偏斜作为关键目标。优化设计和布局有助于最大限度地减少设备内的门到门偏差，并且经验建模用于确定过程控制限制，以确保从批次到批次的一致的tpd分布。最终结果是可靠，有保证的低偏斜器件。

为了确保满足严格偏斜规范，差分输出的两端必须端接到50，即使只使用一侧也是如此。在大多数应用中，将使用所有九个差分对，因此终止。在使用少于9对的情况下，必须至少终止相同封装侧的输出对（即，共享相同的V _CCO ）作为正在使用的对。那边，为了保持最小的倾斜。如果不这样做，将导致所使用的输出的传播延迟（大约10-20 ps）的小幅度下降，虽然对大多数设计来说不是灾难性的，但这意味着会出现歪斜余量的损失。 >
V _BB 引脚是内部产生的电源，仅适用于此器件。对于单端输入条件，未使用的差分输入连接到V _BB 作为开关参考电压。 V _BB 也可以重新连接AC耦合输入。使用时，通过0.01 F电容去耦V _BB 和V _CC ，并限制电流源或吸收至0.5 mA。不使用时，V _BB 应保持打开。

100系列包含温度