MC100LVE310 时钟/数据扇出缓冲器 2：8差分 ECL 3.3 V

MC100LVE310是一款低电压，低偏斜2：8差分ECL扇出缓冲器，专为时钟分配而设计。该器件具有全差分时钟路径，可最大限度地减少器件和系统偏斜。 LVE310提供两个可选时钟输入，允许将冗余或测试时钟合并到系统时钟树中。

为确保满足严格偏斜规范，必须将差分输出的两端都端接进入50，即使只使用一方。在大多数应用中，将使用所有八个差分对，因此终止。在使用少于八对的情况下，必须至少终止与正在使用的输出对相邻的输出对，以便保持最小的偏斜。不遵循本指南将导致所使用输出的传播延迟（大约10-20 ps）的小幅度下降，而对于大多数设计而言不会造成灾难性，这将导致偏斜增加。请注意，封装角将输出彼此隔离，使得上述指南仅适用于封装同一侧的输出。

MC100LVE310与大多数ECL器件一样，可以从正VCC操作以LVPECL模式供电。这使得LVE310可用于+3.3 V系统中的高性能时钟分配。设计人员可以利用LVE310的性能在背板或电路板上分配低偏斜时钟。在PECL环境系列或戴维宁线路终端通常使用，因为它们不需要额外的电源，如果需要并联终端，则需要提供V _CC -2.0 V的终端电压。有关使用PECL的更多信息，设计人员应参考应用笔记AN1406 / D.

V _BB 引脚是内部产生的电源，仅适用于此器件。对于单端输入条件，未使用的差分输入是连接