MC100EL38 5.0 V ECL÷2 ÷4 ÷8时钟发生芯片

MC100EL38的低偏斜除以2，除以4/6时钟生成芯片，专为低偏移时钟生成应用而设计。内部分频器彼此同步，因此，公共输出边缘都精确对准。该器件可由差分或单端ECL驱动，或者，如果使用正电源，则由PECL输入信号驱动。

V _BB 引脚，内部产生的电压源，仅适用于此设备。对于单端输入条件，未使用的差分输入连接到V _BB 作为开关参考电压。 V _BB 也可以重新连接AC耦合输入。使用时，通过0.01 F电容去耦V _BB 和V _CC ，并限制电流源或吸收至0.5 mA。不使用时，V _BB 应保持打开状态。

公共使能（ENbar）是同步的，只有当内部时钟已经存在时才会启用/禁用内部分频器LOW状态。这可以避免在使能异步控制时启用/禁用器件时在内部时钟上产生欠幅脉冲的可能性。内部欠幅脉冲可能导致内部分压器级之间失去同步。内部使能触发器在输入时钟的下降沿进行时钟控制，因此，所有相关的规范限值都以时钟输入的下降沿为参考。

Phase_Out输出将在一个时钟周期内变为高电平每当除以2和除以4/6输出都从低转变为高。此输出允许系统内的时钟同步。

启动时，内部触发器将达到随机状态;因此，对于使用多个EL38的系统，必须断言主复位（MR）输入以确保同步。对于仅使用一个EL38的系统，MR引脚不需要运用，因为内部分频器设计确保同步下注