NB3N501 PLL时钟倍频器，13 MHz - 160 MHz，3.3 V / 5.0 V.

NB3N501是一个时钟倍频器，它将通过两个3级选择输入（S0，S1）产生输入频率的九个可选输出倍数之一。它接受标准基模晶体或外部参考时钟信号。锁相环（PLL）设计技术用于产生低抖动，TTL电平时钟输出，最高160 MHz，占空比为50％。提供输出使能（OE）引脚，当置为低电平时，时钟输出进入三态（高阻态）。 NB3N501通常用于电子系统，作为晶体振荡器的经济型替代品。 时钟输出频率高达160 MHz 输入频率的九个可选乘法器

工作范围：VDD = 3.3 V +/- 10％或5.0 V +/- 5％

低抖动输出25 ps一西格玛（rms） 零ppm时钟倍增错误 输出占空比为45％至55％ TTL / CMOS输出，25 mA TTL电平驱动 晶振参考输入范围为5至27 MHz < / li> 输入时钟频率范围2至50 MHz OE，输出使能三态输出 8引脚SOIC 工业温度范围-40摄氏度到+85摄氏度