双路时钟分配
| Function | Clock divider |
| Additive RMS jitter (Typ) (fs) | 50 |
| Output frequency (Max) (MHz) | 3100 |
| Number of outputs | 12 |
| Output supply voltage (V) | 3.3 |
| Core supply voltage (V) | 3.3 |
| Output skew (ps) | 3 |
| Features | Pin programmable, uWire |
| Operating temperature range (C) | -40 to 85 |
| Rating | Catalog |
| Output type | LVCMOS, LVDS, LVPECL |
| Input type | LVDS |
- 引脚控制模式或 MICROWIRE (SPI)
- 输入和输出频率范围：1 kHz 至 3.1 GHz
- 针对时钟输出组 A 和 B 的单独输入
- 两组（A 和 B）中的 14 个差分时钟输出
- 输出组 A
- 8 个差分、可编程输出（如同 LVCMOS 多达 8 个）
- 分压器值为 1 至 8，偶数和奇数。
- 输出组 B
- 6 个差分输出（或如同 LVCMOS 多达 12 个）
- 将数值 1 到 1045 或 1 到 8 分频，偶数和奇数
- 模拟和数字延迟
- 输出组 A
- 所有分频的所有输出均为 50% 占空比
- A 组和 B 组分别同步。
- 在 800MHz 时的 RMS 附加抖动为 50fs。
- 50fs RMS 附加抖动（12kHz 至 20MHz）
- 工业温度范围：–40°C 至 85°C
- 3.15V 至 3.45V 工作电压
LMK01801 是针对时钟系统的一种超低噪音的解决方案，需要精确时钟的分配和频率分频。
LMK01801 具有超低残余噪声、频率分频、数字和模拟延迟调整以及十四 (14) 个可编程差分输出：LVPECL、LVDS 和 LVCMOS（每个差分输出有 2 个输出）。
LMK01801 具有两个独立输入，该输入可采用差分驱动（LVDS、LVPECL）或以单端模式驱动（LVCMOS、RF Sinewave）。第一个输入驱动包括八 (8) 个输出的输出组 A。第二个输入驱动包括六 (6) 个输出的输出组 B。
