5MHz 至 65MHz 24 位彩色 FPD-Link II 解串器
| Function | Deserializer |
| Color depth (bpp) | 24 |
| Input compatibility | FPD-Link LVDS |
| Pixel clock frequency (Max) (MHz) | 65 |
| Output compatibility | LVCMOS |
| Features | I2C Config |
| Signal conditioning | Programmable Equalizer |
| EMI reduction | BIST |
| Diagnostics | BIST |
| Operating temperature range (C) | -40 to 105 |
- 5 至 65MHz PCLK 支持（140Mbps 至
1.82Gbps） - 交流耦合 STP 内部互联电缆长达 10 米
- 串行器和解串器上的集成终端
- @SPEED 链路 BIST 模式和报告引脚
- 可选 I2C 兼容串行控制总线
- RGB888 + VS，HS，DE 支持
- 断电模式可最大程度地降低功率耗散
- 1.8V 或 3.3V 兼容 LVCMOS I/O 接口
- 汽车级产品：符合 AEC-Q100 2 级要求
- > 8kV 的 HBM 和 ISO 10605 ESD 额定值
- 向后兼容模式，用于与老一代器件一起运行
- 串行器 - DS90UR905Q-Q1
- RGB888 + VS/HS/DE 串行化为 1 对 FPD-Link II
- 随机发生器/扰频器 - 直流平衡数据流
- 可选输出 VOD 和可调节去加重功能
- 解串器 - DS90UR906Q-Q1
- FAST 随机数据锁定；无需参考时钟
- 可调节输入接收器均衡
- LOCK（实时链路状态）报告引脚
- 输出并行总线的 EMI 最小化 (SSCG)
- 输出压摆控制 (OS)
DS90UR90xQ-Q1 芯片组将并行 RGB 视频接口转换为单对高速串行化接口。该串行总线方案通过消除时钟和数据间的偏差，减少连接器引脚数量，减小互连线路的尺寸、重量和成本以及简化印刷电路板 (PCB) 总体布局布线等方式简化系统设计。此外，内部 DC 均衡解码用于支持 AC 耦合互连。
DS90UR905Q-Q1 串行器内嵌时钟，可均衡数据有效载荷并将信号电平转换为高速低压差分信令。多达 24 个输入连同 3 个视频控制信号被共同串行化。此器件支持全
24 位颜色或 18 位颜色和 6 个通用信号（例如，音频 I2S 应用）。
DS90UR906Q-Q1 解串器可恢复数据 (RGB) 和控制信号，并从串行数据流中提取时钟。DS90UR906Q-Q1 能够锁定传入数据流，无需使用训练序列或特殊的 SYNC（同步）模式，也不需要基准时钟。链路状态 (LOCK) 输出信号也由该芯片组提供。
串行传输通过用户可选择的去加重功能、差分输出电平选择 特性和接收器均衡实现优化。通过使用低压差分信令、接收器驱动强度控制和展频计时兼容性最大限度地减少了电磁干扰 (EMI)。解串器可配置为在其并行输出中生成展频时钟和数据。
DS90UR905Q-Q1 串行器采用 48 引脚超薄型四方扁平无引线封装 (WQFN) 封装，而 DS90UR906Q-Q1 解串器采用 60 引脚 WQFN 封装。两种器件可在 -40?C 至 +105?C 的汽车级 AEC-Q100 2 级温度范围内额定运行。
