| Arm CPU | 1 Arm Cortex-A8 |
| Arm MHz (Max.) | 1000 |
| CPU | 32-bit |
| Graphics acceleration | 1 3D |
| Display type | 2 LCD |
| Ethernet MAC | 1-Port 10/100/1000 |
| PCIe | 1 PCIe Gen 2 |
| Hardware accelerators | SGX530 Graphics |
| Operating system | DSP/BIOS, Linux |
| Rating | Catalog |
| Power supply solution | TPS65050 |
| Operating temperature range (C) | 0 to 90 |
- 高性能DaVinci? 视频处理器
- 高达1GHzARM? Cortex?-A8 RISC 内核
- 高达 750MHz C674x? 超长指令字 (VLIW) 数字信号处理器 (DSP)
- 高达 6000/4500 C674x? MIPS / 每秒百万个浮点运算 (MFLOPS)
- 与 C67x+?，C64x+? 完全软件兼容
- ARM? Cortex?-A8 内核
- ARMv7 架构 顺序、双发射、超标量体系结构处理器内核 NEON? 多媒体架构 支持整数和浮点 Jazelle? RCT 执行环境
- ARM? Cortex?-A8 存储器架构
- 32K 字节指令和数据高速缓存
- 512K 字节二级 (L2) 高速缓存
- 64K 字节 RAM，48K 字节启动 ROM
- TMS320C674x? 浮点 VLIW DSP
- 64 个通用寄存器（32 位）
- 6 个算术逻辑单元(ALU)（32/64 位）功能单位 支持 32 位整数，SP（IEEE单精度 / 32位）和DP（IEEE双精度 / 64位）浮点 每时钟周期支持高达 4个单精度 (SP) 加法和每 2 个时钟周期支持高达 4 个双精度 (DP) 加法 每周期支持多达 2 个浮点（SP 或者 DP）近似倒数或者平方根运算
- 2 个乘法功能单元 混合精度 IEEE 浮点乘法支持高达： 每时钟 2 SP x SP → SP 每 2 个时钟 2 SP x SP → DP 每 3 个时钟 2 SP x DP → DP 每 4 个时钟 2 DP x DP → DP 定点乘法支持 2 个 32 x 32 位乘法，4 个包括复数乘法的 16 x 16 位乘法，或者 8 个 8 x 8 位乘法
- C674x? 两级内存架构
- 具有错误检测码 (EDC) 的 32K 字节 L1P RAM / 高速缓存
- 32K 字节 L1D RAM / 高速缓存
- 具有错误纠正码 (ECC) 的 256K 字节 L2 单一映射 RAM / 高速缓存
- DSP / 增强型直接内存存取 (EDMA) 内存管理单元 (DEMMU)
- 将 C674x DSP 和 EDMA TC 存储器访问映射到系统地址
- 128K 字节 片载内存控制器 (OCMC) RAM
- 成像子系统 (ISS)
- 摄像机传感器连接用于原始数据 （最高 16 位）和BT.656/BT.1120 （8/16 位）的并行连接
- 用于处理来自摄像机传感器的图像/视频数据的图像传感器接口 (ISIF)
- 调整器将图像/视频的尺寸从 1/16x 调整为 8x同时生成两个差分大小调整输出
- 可编程高清视频图像协处理器 (HDVICP v2) 引擎
- 编码、解码、转码操作
- H.264， MPEG2， VC1， MPEG4， SP/ASP， JPEG/MJPEG
- 媒体控制器
- 控制 HDVPSS，HDVICP2， 和 ISS
- SGX530 3D 图形引擎
- 每秒传送高达25个多边形
- 通用型可扩缩渲染引擎
- Direct3D支持移动，OpenGLES 1.1 和 2.0，OpenVG 1.0，OpenMax API
- 高级几何 DMA 驱动型操作
- 可编程 HQ 图像抗混叠处理
- 字节序
- ARM/DSP 指令/数据–小端序
- 高清 (HD) 视频处理子系统 (HDVPSS)
- 两个 165MHz HD 音频捕捉输入 一个 16/24 位输入，可分成双 8位 SD 捕捉端口 一个 8/16/24 位输入 一个单 8 位输入
- 两个 165MHz HD 视频显示输出 一个 16/24/30 位和一个 16/24 位输出
- 复合或者 S-视频 模拟输出
- MacroVision? 支持可用
- 具有集成物理层 (PHY) 的数字 HDMI 1.3 发射器
- 诸如扫描/格式/速率转换的高级视频处理特性
- 3 个图形层和组合器
- 双32 位DDR2/DDR3 SDRAM 接口
- 支持高达DDR2-800和 DDR3-800
- 高达八个x 8 器件总共 2GB 的总地址空间
- 动态内存管理器 (DMM) 可编程多区域内存映射和交错 实现了高效 2D 成组存取 支持 0°，90°，180°，或者 270° 方向和镜像上的平铺目标 优化了交错存取
- 通用内存控制器 (GPMC)
- 8/16 位多路复用地址/数据总线
- 在最多 8 个芯片选择间分配的 512M 字节总地址空间
- 到 NOR 闪存，NAND 闪存 （BCH / 海明错误码检测），SRAM 和伪 SRAM 的无粘结逻辑接口
- GPMC 之外的错误定位器模块 (ELM) 为 NAND 提供了高达 16 位 / 512 字节的硬件 ECC
- 针对到 FPGA，CPLD，ASIC 等接口的灵活异步协议控制
- 增强型直接内存存取 (EDMA)控制器
- 4 个传输控制器
- 64/8 独立 DMA/QDMA 通道
- 带有选项开关的双端口 以太网 (10/100/1000 Mb/s)
- 符合 IEEE 802.3 标准（只适用于 3.3V I/O）
- MII/RMII/GMII/RGMII 媒介独立接口 (I/F)
- 管理数据 I/O (MDIO) 模块
- 复位隔离
- IEEE-1588 时间标记 和工业用以太网协议
- 具有集成型 PHY 的双 USB 2.0 端口
- USB2.0 高速/全速客户端
- USB2.0 高速/全速/低速主机，或者如影随形 (OTG)
- 支持端点 0-15
- 一个带有集成 PHY 的 PCI 快速 2.0 端口
- 带有一条每秒 5.0GT 线道的单一端口
- 可配置为根联合体或者端点
- 8 个 32 位通用定时器 （定时器 1--8）
- 1 个系统看门狗定时器 (WDT 0)
- 六个 可配置 UART/IrDA/CIR 模块
- 具有调制解调器 (Modem) 控制信号的 UART0
- 支持高达 3.6864Mbps 的 UART0/1/2
- 支持高达 12Mbps UART3/4/5
- SIR，MIR，FIR (4.0 MBAUD)，和 CIR
- 四个 串行外设接口 (SPI) [高达 48MHz]
- 每个具有四个芯片选择
- 三个 MMC/SD/SDIO 串行接口 [高达 48MHz]
- 其中三个支持高达 1/4/8 位模式
- 双控制器局域网 (DCAN) 模块
- CAN 版本 2 部分 A，B
- 四个 集成电路间 (I2C Bus?) 端口
- 六个 多通道音频串行端口 (McASP)
- 双路十串化器发射/接收端口
- 四路四串化器发射/接收端口
- 具有用于 S/PDIF 的动态互联网技术 (DIT) 功能（所有端口）
- 多通道缓冲串口 (McBSP)
- 发射/接收时钟高达 48MHz
- 2 个时钟区和 2 个串行数据引脚
- 支持时分复用 (TDM)，I2S，和相似格式
- 带有集成 PHY 的串行 ATA (SATA) 3.0Gbps 控制器
- 到一个硬盘驱动的直接接口
- 来自多达 32 个入口的硬件辅助本机命令队列 (NCQ)
- 支持端口乘法器和基于命令的交换
- 实时时钟 (RTC)
- 一次或者周期性中断生成
- 多达 128 个通用 I/O (GPIO) 引脚
- 一个具有 128 个硬件信号量的自旋锁模块
- 一个具有 12 个邮箱的邮箱模块
- 片上 ARM ROM 引导加载程序 (RBL)
- 电源、复位、和时钟管理
- 多重独立内核电源域
- 多重独立内核电压域
- 每个电压域支持三个运行点 (OPP166/120/100)
- 针对子系统和外设的时钟启用/禁用控制
- 用于调试的 32KB 嵌入式跟踪缓冲器 (Embedded Trace Buffer? (ETB?) ) 和 5 引脚跟踪接口
- 可兼容 IEEE-1149.1 (JTAG)
- 684 引脚无铅型 BGA 封装 （CYE 后缀），0.8mm 焊球间距，并采用 Via Channel? 技术来降低 PCB 成本
- 45nm CMOS 技术
- 用于普通 I/O 的 1.8/3.3V 双电压缓冲器
TMS320DM814xDaVinci? 视频处理器是一款高度集成的、可编程平台，此平台借助 TI 的DaVinci? 处理器技术优势来满足下列应用：HD 视频会议 - Skype 端点、视频监控 DVR，IP 网络摄像头、数字标牌、媒体播放器/适配器、移动医疗成像、网络投影仪、和家用音频/视频设备只是其中很少的一部分应用。
凭借全集成化混合处理器解决方案所具有的极大灵活性，该器件使得原始设备制造商 (OEM) 和原始设计制造商 (ODM) 能够将拥有稳健的操作系统支持、丰富的用户界面以及高处理性能的设备迅速投放市场。 此器件还将可编程视频和音频处理与一个高度集成的外设集组合在一起。
TMS320DM814x DaVinci? 视频处理器还使 OEM 和 ODM 拥有了新的处理器可扩缩性及软件重用性水平。 在一个设计中使用 AM387x 处理器且发现有机会制造具有添加特性的类似产品的 OEM 和 ODM 可扩展升级至德州仪器 (TI) 生产的引脚兼容且软件兼容的 TMS320DM814x 处理器。 TMS320DM814x DaVinci? 视频处理器在 AM38x 的硬件上添加了一个强大的 C674x? DSP 内核以及一个视频编码器/解码器。 此外，使用 AM387x 或者 DM814x 处理器且需要更快 ARM 和/或者 DSP 内核性能的 OEM 或者 ODM 可扩展升级到具有的更高内核速度且软件兼容的 AM389x，TMS320C6A816x，或者 TMS320DM816x 器件。
可编程性由一个具有Neon? 扩展的 ARM Cortex?-A8 RISC CPU ，TI C674x VLIW 浮点 DSP 内核，和高清视频/成像协处理器提供。 ARM 使得开发人员能够将控制功能与在 DSP 和协处理器上进行编程的 A/V 算法分离开来，从而降低了系统软件的复杂程度。 带有 Neon? 浮点扩展的 ARM Cortex?-A8 32 位 RISC 内核包括：32K 字节 (KB) 的指令高速缓存；32KB 数据高速缓存；512KB L2 高速缓存；48KB 启动 ROM；和 64KB RAM。
丰富的外设集提供了控制外围设备以及与外部处理器进行通信的功能。 如需了解每个外设的详细信息，请参见本文件中的有关章节以及相关联的外设参考指南。 外设集包括：HD 视频处理子系统；双端口千兆比特以太网 MAC (10/100/1000 Mbps) [以太网开关]，带有支持 IEEE-1588 时间标记和工业以太网协议的MII/RMII/GMII/RGMII 和 MDIO 接口；两个具有集成 2.0 PHY 的 USB 端口；PCIe x1 GEN2 兼容接口；两个十路串化器 McASP 音频串行接口（带有 DIT 模式）；四个四路串化器 McASP 音频串行端口 (带有 DIT 模式)；一个 McBSP 多通道经缓冲串行端口；六个支持 IrDA 和 CIR 的 UART；四个 SPI 串行接口；三个 MMC/SD/SDIO 串行接口；四个 I2C 主/从接口；一个并行摄像机接口 (CAM)；高达 128 个通用 IO (GPIO)；八个 32 位通用定时器；系统安全装置定时器；双 DDR2/DDR3 SDRAM 接口；灵活的 8/16 位异步内存接口；两个控制器局域网 (DCAN) 模块；一个自旋锁；邮箱；和串行硬盘驱动接口 (SATA 300)。
TMS320DM814x DaVinci? 视频处理器还包括一个高清视频/成像协处理器 2 (HDVICP2)，和一个 SGX530 3D 图形引擎以分担 DSP 内核上很多的视频和成像处理任务，这使得更多的 DSP MIPS 可用于普通视频和成像算法。 此外，它还拥有一整套用于 ARM 及 DSP 的开发工具。这些开发工具包括 C 语言编译器、用于简化程序设计和调度的 DSP 汇编优化器以及旨在将可视性引入源代码执行的 Microsoft? Windows? 调试程序界面。
C674x DSP 内核是一款 TMS320C6000? DSP 平台内的高性能浮点 DSP 产品，它与前一代 C64x 定点和 C67x 浮点 DSP 产品代码兼容。 C674x 浮点 DSP 处理器使用带有 EDC 的 32KB L1 程序内存和 32KB 的 L1 数据内存。 多达 32KB 的 L1P 可被配置为程序高速缓存。 剩余的是不可高速缓存的无等待状态程序内存。 多达 32KB 的 L1D 可被配置为数据高速缓存。 剩余的是不可高速缓存的无等待状态数据内存。 DSP 具有带 ECC 的 256KB L2 RAM，它可被定义为 SRAM、L2 高速缓存或此二者的某种组合。 所有的 C674x L3 及片外存储器存取均通过一个 MMU 来选定路由。
