| Arm CPU | 1 Arm9 |
| Arm MHz (Max.) | 456 |
| Co-processor(s) | C674x DSP |
| CPU | 32-bit |
| Display type | 1 LCD |
| Protocols | Ethernet |
| Ethernet MAC | 1-Port 10/100 |
| Hardware accelerators | PRUSS |
| Operating system | Linux, RTOS |
| Security | Device identity, Memory protection |
| Rating | Military |
| Operating temperature range (C) | -40 to 105 |
- 重点内容
- 双核片载系统 (SoC)
- 375MHz ARM926EJ-S? 精简指令集 (RISC) 微处理器单元 (MPU)
- 375MHz C674x 定点/浮点超长指令字 (VLIW) 数字信号处理器 (DSP)
- 增强型直接内存访问控制器 (EDMA3)
- 串行高级技术附件 (ATA)(SATA) 控制器
- DDR2 / 移动 DDR 内存控制器
- 2 个多媒体卡 (MMC) / 安全数字 (SD) 卡接口
- LCD 控制器
- 视频端口接口 (VPIF)
- 10/100Mb/s 以太网媒介访问控制器 (EMAC)：
- 可编程实时单元子系统
- 3 个可配置通用异步接收发射器 (UART) 模块
- 具有集成型物理层 (PHY) 的 USB 1.1 开放式主机控制器接口 (OHCI)（主机）
- 具有集成型 PHY 的 USB 2.0 如影随形 (OTG) 端口
- 一个多通道音频串行端口
- 2 个多通道缓冲串行端口
- 双核片载系统 (SoC)
- 双内核 SoC
- 375MHz ARM926EJ-S? RISC MPU
- 375MHz C674x VLIW DSP
- ARM926EJ-S 核心
- 32 位和 16 位 (Thumb?) 指令
- DSP 指令扩展
- 单周期 MAC
- ARM? Jazelle? 技术
- 用于实时调试的嵌入式 ICE-RT?
- ARM9 内存架构
- 16K 字节指令高速缓存
- 16K 字节数据高速缓存
- 8K 字节 RAM（矢量表）
- 64K 字节 ROM
- C674x 指令集特性
- C67x+? 和 C64x+? ISA 扩展集
- 多达 C674x 每秒处理百万条指令 (MIPS) / 每秒百万个浮点运算 (MFLOPS)
- 可寻址字节（8 位/16 位/32 位/64 位数据）
- 8 位溢出保护
- 位域提取、设定、清空
- 正常化、饱和、位计数
- 紧凑 16 位指令
- C674x 2 级高速缓存存储器架构
- 32K 字节 L1P 程序 RAM / 高速缓存
- 32K 字节 L1D 数据 RAM / 高速缓存
- 256K字节 L2 单一映射 RAM/ 高速缓存
- 灵活 RAM / 高速缓存分区（L1 和 L2）
- 增强型直接内存访问控制器 3 (EDMA3)：
- 2 个通道控制器
- 3 个传输控制器
- 64 个独立 DMA 通道
- 16 个快速 DMA 通道
- 可编程传输突发尺寸
- TMS320C674x 浮点 VLIW DSP 核心
- 支持非对齐的载入/存回架构
- 64 个通用寄存器（32 位）
- 6 个算术逻辑单元 (ALU)（32/64 位）功能单元
- 支持 32 位整数，SP（IEEE 单精度 / 32 位）和 DP（IEEE 双精度 / 64 位）浮点
- 每时钟支持高达 4 个 SP 加法，每 2 个时钟支持 4 个 DP 加法
- 每时钟支持高达 2 个浮点（SP 或者 DP）倒数逼近 (RCPxP) 和平方根倒数逼近 (RSQRxP) 运算
- 2 个乘法功能单元
- 混合精度 IEEE 浮点乘法支持高达：
- 2 SP x SP -> SP 每时钟
- 2 SP x SP -> DP 每 2 个时钟
- 2 SP x DP -> DP 每 3 个时钟
- 2 DP x DP -> DP 每 4 个时钟
- 定点乘法每时钟支持 2 个 32 x 32 位乘法，4 个 16 x 16 位乘法，或者 8 个 8 x 8 位乘法，和复杂乘法
- 混合精度 IEEE 浮点乘法支持高达：
- 指令压缩减少代码尺寸
- 所有指令所需条件
- 模块环路
运行的硬件支持 - 受保护模式运行
- 对于错误检测和程序重定向的额外支持
- 软件支持
- TI DSP/BIOS?
- 芯片支持库和 DSP 库
- 128K 字节 RAM 共享内存
- 1.8V 或 3.3V 低电压互补金属氧化物半导体 (LVCMOS) IO（USB 和DDR2 接口除外）
- 2 个外部存储器接口：
- EMIFA
- NOR（8/16 位宽数据）
- NAND（8/16 位宽数据）
- 具有 128MB 地址空间的 16 位 SDRAM
- DDR2 / 移动 DDR 内存控制器
- 具有 512MB 地址空间的 16 位 DDR2 SDRAM 或者
- 具有 256MB 地址空间的 16 位 mDDR SDRAM
- EMIFA
- 3 个可配置 16550 字节 UART 模块：
- 含调制解调器 (Modem) 控制信号
- 16 字节先进先出 (FIFO)
- 16x 或者 13x 过度采样选项
- LCD 控制器
- 2 个串行外设接口(SPI)每个接口具有多重芯片选择
- 两个多媒体卡 (MMC) / 安全数字 (SD) 卡接口和安全数据 I/O (SDIO) 接口
- 两个主/从集成电路间总线接口 (I2C Bus?)
- 一个具有针对高带宽的 16 位宽多路复用地址/数据总线的主机端口接口 (HPI)
- 可编程实时单元子系统 (PRUSS)
- 2 个独立可编程实时单元 (PRU) 内核
- 32 位载入/存回 RISC 架构
- 每内核 4K 字节指令 RAM
- 每核心 512 字节数据 RAM
- 为了省电，可通过软件将 PRU 子系统 (PRUSS) 关闭
- 除了 PRU 核心的正常 R31 输出，每个 PRU 的寄存器 30 可从子系统中输出
- 标准电源管理机制
- 时钟选通
- 在一个单一电源和睡眠控制器 (PSC) 时钟选通域下的整个子系统
- 专用中断控制器
- 专用开关型中心源
- 2 个独立可编程实时单元 (PRU) 内核
- 具有集成型 PHY 的 USB 1.1 OHCI （主机） (USB1)
- 具有集成型 PHY 的USB 2.0 OTG (USB0)
- USB 2.0 高速/全速客户端
- USB 2.0 高速/全速/低速主机
- 端点 0（控制）
- 端点 1，2，3，4（控制、批量、中断、或者 ISOC）Rx 和 Tx
- 1 个多通道音频串行端口：
- 2 个时钟域和 16 个串行数据引脚
- 支持时分复用 (TDM)，I2S，和相似格式
- 支持动态互联网技术 (DIT)
- 用于发射和接收的 FIFO 缓冲器
- 2 个多通道缓冲串行端口：
- 支持 TDM，I2S，和相似格式
- AC97 音频编解码器接口
- 电信接口（ST 总线，H100）
- 128 通道 TDM
- 用于发送和接收的 FIFO 缓冲器
- 10/100Mb/s 以太网 MAC (EMAC)：
- IEEE 802.3兼容
- MII 媒介独立接口
- RMII 精简媒介独立接口
- 管理数据 I/O (MDIO) 模块
- 视频端口接口 (VPIF)：
- 2 个 8 位 SD (BT.656)，单 16 位或者单一原始图像数据（8 位 /10 位 / 12 位）视频捕捉通道
- 2 个 8 位 SD (BT.656)，单一 16 位视频显示通道
- 通用并行端口 (uPP)：
- 到现场可编门阵列 (FPGA) 和数据转换器的高速并行接口
- 2 个通道中的每一个通道的数据宽度为 8 位至 16 位（含 8 位和 16 位）
- 单一数据速率或者双数据速率传输
- 支持含 START，ENABLE 和 WAIT（开始、使能和等待）控制的多重接口
- 串行 ATA(SATA) 控制器：
- 支持 SATA I (1.5Gbps) 和 SATA II (3.0Gbps)
- 支持所有 SATA 电源管理特性
- 高达 32 条的硬件辅助本地命令序列 (NCQ)
- 支持端口复用器和基于命令的开关
- 具有 32kHz 振荡器及分离电源轨的实时时钟
- 3个 64 位通用定时器（每个定时器可被配置为两个 32 位定时器）
- 1 个 64 位通用/看门狗定时器（可被配置为两个 32 位通用定时器）
- 2 个增强型脉宽调制器 (eHRPWM)：
- 含周期和频率控制的专用 16 位时基计数器
- 6 个单边，6 个双边对称或者 3 个双边不对称输出
- 死区生成
- 高频载波实现的脉宽调制 (PWM) 斩波
- 触发区输入
- 3 个 32 位增强型捕捉模块 (eCAP)：
- 可配置为 3 个捕捉输入或者 3 个辅助脉宽调制器 (APWM) 输出
- 多达 4 个事件时间戳的单脉冲捕捉
- 361 焊球塑料球状引脚栅格阵列 (PBGA) 封装
[GWT 后缀]，0.80mm 焊球间距 - 商业、扩展或工业温度
- 社区资源
- TI E2E 社区
- TI 嵌入式处理器维基网页
该器件是一款基于ARM926EJ-S和 C674x DSP 内核的低功耗应用处理器。 它的功率远远低于使用 TMS320C6000 平台的其它 DSP 产品。
凭借全集成化混合处理器解决方案的极大灵活性，这款器件使得 OEM 和 ODM 公司能够快速地向市场投放拥有牢固可靠的操作系统支持、丰富的用户界面和高处理性能寿命的设备。
该器件的双核架构兼具 DSP 和精简指令集计算机 (RISC) 技术的优点， 采用了一个高性能 TMS320C674x DSP 内核及一个 ARM926EJ-S 内核。
ARM926EJ-S 是 32 位 RISC 处理器内核，可执行 32 位或 16 位指令和处理 32 位，16 位或 8 位数据。 该内核采用流水线结构，因此处理器和存储器系统的所有部件能够连续运作。
ARM 内核具有一个协处理器 15 (CP15)，保护模块和具有表格后援缓冲器的数据和程序内存管理单元 (MMU)。 它具有分离的 16K 字节指令高速缓存和 16K 字节数据高速缓存。 这两种高速缓存均与虚拟索引虚拟标签 (VIVT) 四路关联。 另外，ARM 内核还具有一个 8KB RAM （矢量表） 和 64KB ROM。
此器件的 DSP 核心使用 1 个基于 2 级快速缓存的架构。 1 级程序高速缓存 (L1P) 是 32KB 直接映射高速缓存，而 1 级数据高速缓存 (L1D) 则为 32KB 两路组相关联高速缓存。 2 级程序高速缓存 (L2P) 包含一个256KB 的内存空间，为程序空间和数据空间所共用。 L2 内存可被配置为映射内存、高速缓存或这两者的组合。 虽然 DSP L2 可由ARM 和系统中的其他主机进行存取，但在不影响 DSP 的性能的情况下，可为其他主机提供额外的 128kB RAM 共享内存。
外设集包括：一个具有管理数据输入/输出 (MDIO) 模块的 10/100Mb/s 以太网 MAC (EMAC)；一个 USB 2.0 OTG 接口；一个 USB 1.1 OHCI 接口；两个集成电路间 (I2C) 总线接口； 一个具有16个串行化器和 FIFO 缓冲器的多通道音频串行端口 (McASP)；两个具有 FIFO 缓冲器的多通道缓冲串行端口 (McBSP)；两个采用多种芯片选择信号的 SPI接口；4个均可配置的 64 位通用定时器（其中一个可被配置为看门狗）；一个可配置的 16 位主机端口接口 (HPI)；多达 9 组具有可编程中断/事件发生模式的 16 引脚通用输入/输出 (GPIO)，与其他外设进行多路复用；3个 UART接口（各具有RTS和 CTS）；两个增强型高分辨率脉宽调制器 (eHRPWM) 外设；3 个可被配置为 3 个捕获输入或 3 个辅助脉宽调制器 (APWM) 输出的 32 位增强型捕获 (eCAP) 模块外设；和两个外部存储器接口： 一个异步接口和用于较慢速内存或外设的 SDRAM 外部存储器接口 (EMIFA)，以及一个高速 DDR2 / 移动 DDR 控制器。
以太网媒体存取控制器 (EMAC) 在设备和网络之间提供了一个高效接口。 EMAC 支持 10Base-T 和 100Base-TX，即半双工或全双工模式中的 10M 比特/秒 (Mbps) 和 100Mbps。 此外，还为 PHY 配置提供了一个管理数据输入/输出 (MDIO) 接口。 EMAC 支持 MII 和 RMII 接口：
SATA 控制器提供了一个至海量数据存储设备的高速接口。 SATA 控制器支持 SATA I (1.5Gbps) 和 SATA II (3.0Gbps)。
通用并行端口 (uPP) 提供了一个至多种类型的数据转换器，现场可编程门阵列 (FPGA) 或其他并行器件的高速接口。 UPP 在两个通道上均支持 8 位至 16 位的可编程数据宽度。 单倍数据速率和双倍数据速率以及 START，ENABLE 和 WAIT 信号均得到支持，旨在提供对各种数据转换器的控制。
该器件包括一个视频端口接口 (VPIF)，从而提供了一种灵活的视频输入/输出端口。
丰富的外设集提供了控制外围设备以及与外部处理器进行通信的能力。 如需了解每种外设的详细信息，请查阅本文件后面的有关章节以及相关联的外设参考指南。
该器件拥有一套用于ARM 及DSP 的完整开发工具。 这些开发工具包括 C 语言编译器、用于简化程序设计和调度的 DSP 汇编优化器以及旨在将可视性引入源代码执行的 Windows? 调试程序界面。
