| DSP | 1 C674x |
| DSP MHz (Max) | 1000 |
| CPU | 32-/64-bit |
| Operating system | Android, DSP/BIOS, Linux |
| Ethernet MAC | 2x 10/100/1000 |
| PCIe | 1 |
| Rating | Catalog |
| Operating temperature range (C) | -40 to 105, 0 to 95 |
- 高性能 DaVinci? 视频处理器
- ARM? Cortex-A8 RISC 处理器 高达 1.35GHz
- C674x 超长命令字 (VLIW) 数字信号处理器 (DSP)高达 1.125GHz高达 9000 每秒处理百万条指令 (MIPS) 和 6750 每秒百万个浮点运算 (MFLOPS)与 C67x+? 和 C64x+
- ARM Cortex?-A8 内核
- ARMv7 架构 顺序、双发射、超标量体系结构处理器内核 NEON 多介质架构
- 支持整数和浮点（符合 VFPv3-IEEE754 标准）Jazelle 运行时间编译器目标 (RCT) 执行环境
- ARM? Cortex?-A8 存储器架构
- 32K 字节指令和数据高速缓存
- 256K 字节 L2 高速缓存
- 64K 字节 RAM，48K 字节启动 ROM
- TMS320C674x 浮点 VLIW DSP
- 64 个通用寄存器（32 位）
- 六个 ALU（32 位和 40 位）功能单元 支持 32 位整数，SP（IEEE 单精度，32位）和 DP（IEEE 双精度，64位）浮点 每时钟周期支持高达 4个单精度 (SP) 加法和每 2 个时钟周期支持高达 4 个双精度 (DP) 加法 每周期支持多达 2 个浮点（SP 或者 DP）近似倒数或者平方根运算
- 2 个乘法功能单元 混合精度 IEEE 浮点乘法支持高达： 每时钟 2 SP x SP → SP 每 2 个时钟 2 SP x SP → DP 每 3 个时钟 2 SP x DP → DP 每 4 个时钟 2 DP x DP → DP 定点乘法支持 2 个 32 x 32 位乘法，4 个包括复数乘法的 16 x 16 位乘法，或者 8 个 8 x 8 位乘法
- C674x 2 级存储器架构
- 32K 字节一级程序 (L1P) 和一级数据 (L1D) RAM 和高速缓存
- 256K 字节 L2 统一映射 RAM 和高速缓存
- 系统内存管理单元（系统 MMU）
- 将 C674x DSP 和 EMDA 任务控制块 (TCB) 内存存取映射到系统地址
- 512k 字节片上内存控制器 (OCMC) RAM
- 介质控制器
- 管理 HDVPSS 和 HDVICP2 模块
- 多达 3 个可编程高清视频图像协处理 (HDVICP2) 引擎
- 编码、解码、转码操作
- H.264，MPEG2，VC1，MPEG4 SP 和 ASP
- SGX530 3D 图形引擎（只在 DM8168 和 DM8166 器件上提供）
- 每秒提供多达 30 MTriangle
- 通用型可扩缩渲染引擎
- Direct3D 移动， OpenGL ES 1.1 和 2.0， OpenVG 1.1, OpenMax API 支持
- 高级几何 DMA 驱动型操作
- 可编程 HQ 图像抗混叠处理
- 字节序
- ARM，DSP指令和数据–小端序
- HD 视频处理子系统 (HDVPSS)
- 2 个 165MHz HD 视频捕捉通道 1 个 16 位或 24 位和 1 个 16 位通道 每个通道可被分成双 8 位捕捉通道
- 2 个 165MHz HD 视频显示通道 一个 16 位，24 位，30 位 通道和一个 16 位通道
- 同步安全数码卡 (SD) 和 HD 模拟输出
- 具有物理层 (PHY)（具有高达 165MHz 像素时钟的 HDCP）的数字高清数字多媒体接口 (HDMI) 1.3 发射器
- 三个图形层
- 双 32 位 DDR2 和 DDR3 SDRAM 接口
- 支持高达 DDR2-800 和 DR3-1600 的内存
- 总共最多 8 个 x8 器件
- 2GB 总地址空间
- 动态内存管理器 (DMM) 可编程多区域内存映射和交错 实现了高效 2D 成组存取 支持 0°，90°，180°，或者 270° 取向的平铺对象和镜像 优化了交错存取
- 1 个 PCI Express 具有集成 PHY 的 (PCIe?) 2.0 端口
- 具有 1 条或者 2 条 5.0GT/s 线道的单一端口
- 可配置为根联合体或者端点
- 具有集成 PHY 的 穿行 ATA (SATA) 3.0 Gbps 控制器
- 至 2 个硬盘驱动的直接接口
- 来自多达 32 个入口的硬件辅助本机命令队列 (NCQ)
- 支持端口乘法器和基于命令的交换
- 两个 10Mbps，100Mbps 和 1000Mbps 以太网 MAC (EMAC)
- 与 IEEE 802.3 标准兼容（只适用于 3.3V IO）
- MII 和 GMII 媒介独立接口
- 管理数据 IO (MDIO) 模块
- 具有集成型 PHY 的双 USB 2.0 端口
- USB 2.0 高度和全速客户端
- USB 2.0 高速、全速和低速主机
- 支持端点 0-15
- 通用内存控制器 (GPMC)
- 8 位和 16 位复用地址和数据总线
- 多达 6 种芯片选择（每个芯片选择引脚具有高达 256M 字节的地址空间）
- 到 NOR 闪存、NAND 闪存（具有 BCH 和汉明错误码检测功能）、SRAM 和 伪 SRAM 的无缝接口
- 位于 GPMC 外部的错误定位器模块 (ELM) 负责提供用于 NAND 的高达 16 位和 512 字节的硬件 ECC
- 针对到 FPAG，CPLD，ASIC 等接口的灵活异步协议控制
- 增强型直接内存存取 (EDMA)控制器
- 4 个传输控制器
- 64 个独立的 DMA 通道和 8 个 QDMA 通道
- 7 个32 位通用定时器
- 1 个系统安全装置定时器
- 3 个可配置的 UART，IrDA 和 CIR 模块
- 具有调制解调器 (Modem) 控制信号的 UART0
- 支持高达 3.6864Mbps 的 UART
- SIR，MIR，FIR (4.0 MBAUD)，和 CIR
- 1 个具有 4 种芯片选择的 40MHz 串行外设接口 (SPI)
- SD 和 SDIO 串行接口（1 位和 4 位）
- 双集成电路间（I2C 总线) 端口
- 3 个多通道音频串口
- 一个六串化器发送和接收端口
- 2 个双串化器发送和接收端口
- 针对 SDIF 和 PDIF 的 DIT 功能（所有端口）
- 多通道缓冲串行端口 (McBSP)
- 发送和接收时钟高达 48MHz
- 2 个时钟区和 2 个串行数据引脚
- 支持时分复用 (TDM)，I2S，和相似格式
- 实时时钟 (RTC)
- 一次或者周期性中断生成
- 多达 64 个通用 IO (GPIO) 引脚
- 片上 ARM? ROM 引导加载程序 (RBL)
- 电源、复位、和时钟管理
- SmartReflex 技术（二级）
- 7 个独立内核电源域
- 针对子系统和外设的时钟启用和禁用控制
- 可兼容 IEEE-1149.1 (JTAG) 和 IEEE-1149.7 (cJTAG)
- 1031 引脚无铅型 BGA 封装 （CYG 后缀），0.65mm 焊球间距
- Via Channell? 技术使得能够采用 0.8mm 设计规则
- 40nm CMOS 工艺技术
- 3.3V 单端 LVCMOS I/O（除了 1.5V 上的 DDR3，1.8V 上的 DDR2，1.8V 上的 DEV_CLKIN）
DM816x DaVinci? 视频处理器是高度集成的、可编程平台，它利用 TI 的DaVinci?技术来满足下列应用的处理需求： 视频编码、解码、转码和速率转换、视频安全、视频会议、视频基础设施、媒体服务器、和数字标牌。
凭借全集成化混合处理器解决方案所具有的极大灵活性，该器件使得 OEM 和 ODM 制造商能够将拥有稳健的操作系统支持、丰富的用户界面以及高处理性能的设备迅速投放市场。 此器件将可编程视频及音频处理与1 个高度集成的外设集组合在一起。
该器件的关键之处在于多达 3 个高分辨率视频和成像协处理器 (HDVICP2)。 每个协处理器能够执行一个单个 1080p60 H.264 编码或解码、或者多个较低分辨率或帧速率的编码和解码。 另外，也可完成多通道 HD 至 HD 或 HD 至 SD 代码转换以及多重编码。 凭借可同时处理 1080p60 数据流的能力，TMS320DM816x 器件成为了一款适合当今苛刻的 HD 视频应用要求的强大解决方案。
可编程性由一个具有 NEON? 扩展的 ARM? Cortex? -A8 RISC CPU，TI C674x VLIW 浮点 DSP 内核，以及高分辨率视频和成像协处理器提供。 ARM?使得开发人员能够将控制功能与在 DSP 和协处理器上进行编程的音频和视频算法分离开来，从而降低了系统软件的复杂程度。 支持 NEON? 浮点扩展的 ARM?Cortex?-A8 32 位 RISC 处理器包括：32K 字节 (KB) 指令高速缓存；32KB 数据高速缓存；256KB L2 高速缓存； 48KB 公共 ROM和 64KB RAM。
丰富的外设集提供了控制外围设备以及与外部处理器进行通信的功能。 如需了解每个外设的详细信息，请参见本文件中的有关章节以及相关联的外设参考指南。 此外设集包括：HD 视频处理子系统 (HDVPSS)，此子系统提供同步 HD 和 SD 模拟视频的输出和双 HD 视频输入；多达 2 个具有 GMII 和 MDIO 接口的千兆位以太网 MAC (10Mbps，100Mbps，1000 Mbps)；2 个具有集成 2.0 PHY 的 USB 端口； PCIe 端口 x2 线道 GEN2 兼容型接口，它使得器件能够充当一个 PCIe?根联合体(root complex) 或设备端点；一个 6 通道 McASP 音频串行端口（具有DIT 模式）；两个双通道 McASP 音频串行端口（具有DIT 模式）；一个 McBSP 多通道缓冲串行端口；3 个可支持 IrDA 和 CIR 的 UART；SPI 串行接口；SD 和 SDIO 串行接口；两个 I2C 主控和受控接口；多达 64 个通用 I/O (GPIO)；7 个32 位定时器；系统安全装置定时器；双 DDR2 和 DDR3 SDRAM 接口；灵活的 8 位和 16 位异步存储器接口；以及多达两个用于两个（或更多，通过采用一个端口乘法器来实现）磁盘驱动器上的外部存储器的 SATA 接口。
此器件还包括一个 SGX530 3D 图形引擎（只在 DM8168 和 DM8166 器件上提供）来实现精细复杂的用户图形接口 (GUI) 和富有吸引力的用户接口和交互。 此外，它还有一个针对 包括 ARM 和 DSP 在内的完整开发工具集，这个工具集包括 C语言编译器、一个用于简化程序设计和调度的DSP 汇编优化器、 以及旨在将可视性引入源代码执行的 Microsoft WIndows 调试程序界面。
C674x DSP 内核是 TMS320C6000 DSP 平台上的高性能浮点 DSP 系列产品。 C674x 浮点 DSP 处理器采用 32KB 的 L1 程序内存和 32KB 的 L1 数据内存。 多达 32KB 的 L1P 可被配置为程序高速缓存。 剩余的是不可高速缓存的无等待状态程序内存。 多达 32KB 的 L1D 可被配置为数据高速缓存。 剩余的是不可高速缓存的无等待状态数据内存。 DSP 具有 256KB 的 L2 RAM，它可被规定为 SRAM、L2 高速缓存或此二者的某种组合。 所有的 C674x L3 及片外存储器访问均通过一个系统 MMU 来选定路由。
该器件的封装采用 Via Channel? 技术进行了特别设计。 此项技术允许在这种 0.65mm 焊球间距封装中使用 0.8mm 间距的 PCB 特征尺寸，并大幅度地降低了 PCB 的成本。 由于 Via Channel? BGA 技术的分层效率有所提升，因而还允许只在两个信号层中进行 PCB 布线。
