总体描述
ADSP-TS101S TigerSHARC处理器是一款超高性能、静态超标量处理器，针对大型信号处理任务和通信基础设施进行了优化。DSP将非常宽的存储器宽度与双计算模块相结合，支持32/40位浮点和8/16/32/64位定点处理，为数字信号处理器树立了新的性能标准。TigerSHARC处理器的静态超标量体系结构允许处理器每个周期执行多达4条指令，执行24次定点(16位)操作或6次浮点操作。
特征
300 MHz，3.3 ns指令周期速率
6M位片内SRAM存储器
19毫米× 19毫米(484球)或27毫米× 27毫米
(625球)PBGA封装
双计算模块—每个模块包含一个ALU、一个
乘法器、移位器和寄存器堆
双整数alu，提供数据寻址和指针
操纵
集成I/O包括14通道DMA控制器，外部
端口，4个链接端口，SDRAM控制器，可编程标志
用于系统集成的引脚、2个定时器和定时器到期引脚
片内1149.1 IEEE兼容JTAG测试访问端口
竞争
用于无缝多处理的片内仲裁，最高支持
总线上有8个TigerSHARC处理器
利益
提供高性能静态超标量DSP
运营，针对电信基础设施进行优化
和其他大型、高要求的多处理器DSP
应用程序
在DSP算法和I/O方面表现出色
基准(参见表1和表2中的基准)
支持内部之间的低开销DMA传输
存储器、外部存储器、存储器映射外围设备，
链接端口、其他DSP(多处理器)和主机
处理器
通过极其灵活的
指令集和高级语言友好的DSP架构
支持可扩展的多处理系统
通信开销
