功能描述：
CY 7C1470BV25、CY7C1472BV25和CY7C1474BV25是2.5V 2M x 36/4M x 18/1M x 72同步流水线容发
无总线延迟的SRAM(NoBL)逻辑。
它们被设计成支持无限制的真正的背对背读取或者没有等待状态的写操作。
CY7C1470BV25,CY7C1472BV25和CY7C1474BV25配有启用连续读取或需要高级(NoBL)逻辑每个时钟周期传输数据的写操作。
此功能极大地提高了中的数据吞吐量需要频繁读写转换的系统。
这CY7C1470BV25、CY7C1472B V25和CY7C1474BV25是引脚兼容，功能等同于ZBT器件。.
所有同步输入都通过由控制的输入寄存器时钟的上升沿。
所有数据输出都通过输出由时钟_上升沿控制的寄存器。
时钟输入由时钟使能(CEN)信号限定，当取消断言会挂起操作并扩展前一个时钟循环。
写操作由字节写选择控制(BWa- -BWdCY7C1470BV25，频带宽度(Band为idth)a -BWbCY7C1472BV25和BWa-BWh对于CY7C1474BV25)和一个写使能(WE)输入。
所有写入都在片内进行同步自定时写电路。
三个同步芯片使能(CE1，CE2，CE3)和一 个--异步输出使能(OE)提供了简单的存储选择和输出三态控制。
为了避兔总线竞争，在数据期间，输出驱动器同步处于三态写序列的一部分。
特征：
引脚兼容，功能等同于ZBT支持零等待状态的250 MHz总线操作口可用的速度等级为250、200和167 MHz
内部自定时输出缓冲控制。
无需使用异步操作环境=流水线操作的完全注册(输入和输出)字节写入能力2.5V单电源2.5V IO电源(VDDQ)
快速时钟输出时间口3.0 ns(对于250 MHz设备)时钟使能(CEN)引脚暂停工作同步自定时写入CY7C1470BV25. CY7C1472BV25提供JEDEC标准无铅100引脚TQFP.无铅非无铅165引脚FBGA封装。
CY7C1474BV25提供无铅和非无铅209引脚FBGA封装a i 兼容EEE 1149.1 JTAG边界扫描n 突发能力一 线性或交错突发顺序“ZZ睡眠模式选项和停止时钟选项。
CY7C1010DV33-10VXIT
CY7C1019DV33-10ZSXIT
CY7C1018DV33-10VXIT
CY7C1020D-10VXIT
CY7C1470BV25-167BZXI
CY7C1472BV25-200AXC
CY7C1470BV25-167AXCT
CY7C1470BV25-250AXC
CY7C1472BV25-200AXCT
