ADF4377BCCZ
具有集成压控振荡器（VCO）的整数N相控阵锁定环路（PLL）非常适合数据转换器和混合信号前端（MxFE）时钟应用。该高性能PLL的优点是−239 dBc/Hz、超低1/f噪声和高相位频率检测器（PFD）频率，可以实现超低的带内噪声和集成抖动。ADF4377的基本VCO和输出分频器产生的频率从800 MHz到12.8 GHz。ADF4377集成了所有必要的电源旁路电容器，节省了紧凑型板上的电路板空间。
对于多数据转换器和MxFE时钟应用，ADF4377通过实现输出同步自动参考功能、跨过程、电压和温度输出延迟匹配参考功能以及输出延迟调整能力小于±0.1 ps、无抖动参考功能，简化了其他时钟解决方案所需的时钟校准和校准例程。
这些特性允许可预测和精确的多芯片时钟和系统基准（SYSREF）对齐。ADF4377与分配基准和SYSREF信号对的集成电路（IC）配对，支持JESD204B和JESD204C子类1解决方案。
ADF4377BCCZ 应用程序
- 高性能数据转换器和MxFE时钟
- 无线基础设施（MC-GSM、5G）
- 测试和测量
ADF4377BCCZ 特点
- 输出频率范围：800 MHz至12.8 GHz
- 抖动=18 fsRMS（集成带宽：100 Hz至100 MHz）
- 抖动=27 fsRMS（ADC SNR方法）
- 宽带本底噪声：−160 dBc/Hz，12 GHz
- PLL规格
- −239 dBc/Hz：归一化带内相位噪声本底
- −147 dBc/Hz：标准化带内1/f噪声
- 鉴相器频率高达500 MHz
- 参考输入频率高达1000 MHz
- 典型的杂散fPFD：-95 dBc，fOUT=12 GHz
- 输出延迟规格的参考输入
- 设备到设备均方差：3 ps
- 温度系数：0.03 ps/°C
- 调整步长：<±0.1 ps
- 多芯片输出相位校准
- 3.3 V和5 V电源
- 7 mm×7 mm 48引脚LGA
