嗨，大家好，只是一个简单的问题。 FPGA编辑器是否有限制为包含嵌入式处理器（如PowerPC）的设计生成比特流？我问的原因是因为我在Project Navigator中创建了一个设计并运行了PAR
2018-10-18 14:44:29
`请问比特流是什么？`
2019-08-23 16:24:40
警告：Bitgen：26-Bitgen仅支持DRC，但不支持比特流生成 这个设备。如果获得a有问题，可能会发生这种情况 运行bitgen的许可证，或者设计目标是早期的设备 访问。警告：Bitgen
2018-11-15 11:26:35
）。现在，当我尝试编译时，只有比特流生成失败：[Common 17-69]命令失败：此设计包含一个或多个不允许生成比特流的单元：i_system_wrapper / system_i
2019-01-02 14:53:44
1.为什么用USRP发送数字调制信号后，如FSK和QPSK，接收端解码出来的比特流都是不对的？
2019-08-28 09:18:11
，我生成了比特流，我得到以下两个错误：[DRC NSTD-1]未指定的I / O标准：4个逻辑端口中有1个使用I / O标准（IOSTANDARD）值'DEFAULT'，而不是用户指定的特定值。这可
2019-09-30 10:39:23
嗨，我在我的项目中使用10 gig IP。它与Vivado 2015.2一起工作（2个月前）。现在，新的比特流生成后，同一程序无法正常工作。我现在在VLM中看到，版本限制列中有红色标记对应于10 gig Ip。 （见附件）。可能是什么问题以及如何解决这个问题？
2020-05-14 08:58:19
（xczu7eg-ffvf1517-1-e），代码实现并正确生成比特流。然而，当我使用Xilinx平台电缆II通过JTAG配置带有比特流的设备时，我得到错误Labtools 27-3303。 （分配给设备的比特流不正确
2020-06-09 14:24:42
新手，Vivado生成比特流的时候，出现了如下错误，不知道什么意思也不知道该如何解决： [Route 35-3] Design is not routable as its congestion level is 6.
2017-06-07 20:57:43
错误的比特流。今天我对我的项目进行了一些小修改，然后比特流的生成失败了。在合成和实现过程中没有错误，所以我认为这个问题不是由FPGA设计错误引起的。谁能给我一些建议？非常感谢你。问候，通以上来自于谷歌翻译以下
2018-12-18 10:45:31
你好，我只是想知道Xilinx是否有用于比特流加密的文档（或教程）。 UG191的第33-35页有一些简短的说明，但我不知道Xilinx是否喜欢逐步实施。谢谢。强
2020-06-15 13:39:44
labview怎么导入视频，然后再将其转化为比特流？新手小白，求助各位大佬解答，最好能给个vi例子解释一下，非常感谢
2023-10-18 23:58:07
大家好，我在设计中使用了Artix 7。更确切地说，我使用的是XC7A35T-2FTG256I，但是我的资源不足。我想用aXC7A75T-2FTG256I替换它。我有两个问题：1）它是否真的是替代品，我已检查数据表，它似乎是。2）如果我用两个FPGA编译完全相同的代码，结果比特流会不同？谢谢，保罗
2020-08-17 06:15:11
嗨，我正在尝试部分自我重新配置。想法是通过介质将部分比特流发送到FPGA。FPGA接收它（在多个块中）并将比特流写入ICAP。当连接发生时，我的FPGA的行为会发生什么发送部分比特流中途消失了？我
2019-02-14 09:40:06
）; // Enregistrer l'étatOldData= DataRead; } return 0;}但是当我构建项目并生成比特流并且我使用Impact 11下载比特流时，我看不到结果！如何解决问题？
2019-08-22 10:26:36
嗨，我试图在Xilinx提供的UG744设计实例中使用加密的部分比特流执行部分重配置。要做到这一点，我只是在BitGen中添加“-g encrypt”选项，并且看起来它适用于完全比特流但是当我尝试
2019-01-23 10:43:02
喜;当我尝试使用edk 10.1.03生成比特流时，我在控制台上出现以下错误：错误：MDT - 无效的目标包'fg676'错误：MDT - platgen失败并出现错误！make：*** [implementation / system.bmm]错误2请给我answerabout这个错误请;
2020-03-30 10:23:31
implementation / download.bitprogram -p 2quit但是当我用IMPACT下载比特流时，程序就成功了。当我使用sdk编程fpga时也出现错误。错误显示如下：程序FPGA
2019-01-18 17:20:43
25MHz的自由运行clk模式下完成。我不知道如何调试这个。我可以以某种方式回读fpga比特流，看看差异在哪里。我记得这对ise / impact来说是不可能的，因为比特流在回读时会以某种方式被修改 - 是否有可能用vivado做到这一点？问候Klemen
2020-08-06 09:15:36
如标题所述，我想从相同的实现为同一FPGA（Artix-7）生成2种类型的比特流（SPI x4和SelectMAP x16）。这有点可能吗？目前，我有两种不同的实现运行（由于约束集 - 在xdc文件中的CONFIG_MODE是不同的），它们必须单独运行以生成相应的比特流。
2020-06-09 07:40:00
。 FPGA将始终首先引导未压缩的黄金比特流，这将决定下一个引导哪个比特流。理想情况下，黄金比特流中的MicroBlaze可以从闪存读取压缩比特流，将其解压缩到内部或外部RAM，然后使用ICAP完全重新配置运行
2020-05-29 17:12:21
你好，请有人解释我如何使用IMPACT在FPGA xilinx中下载比特流先谢谢你以上来自于谷歌翻译以下为原文hello,please can someone explain me how
2019-01-15 10:08:59
使用ICAP-spartan6发送比特流。任务是当我按下按钮1时，spartan6 FPGA加载黄金比特流，由LED指示灯闪烁表示。类似地，当我按下按钮2时，FPGA使用ICAP重新配置多引导比特流。请帮我解决这个问题。我有
2019-07-19 12:31:58
大家好，我想使用USR_ACCESS_VIRTEX4原语来访问存储在配置闪存中的其他比特流。情况如下：我有一个主FPGA（Virtex-4FX）和一个从FPGA（Spartan-3A）。从属FPGA
2020-05-29 10:14:55
Mul7.穆添加8. Mul Sub9. Mul Mul现在我希望为上述任何一种组合提供完整的比特流（比如Add Add）。并且我希望部分比特流用于所选择的组合，即添加用于部分区域1和1。 2，Sub
2020-05-05 09:42:44
如何检查比特流中的多重引导回退设置？ abitstream中的CONFIGFALLBACK ENABLE信息在哪里？我对多重引导的约束设置看起来很合理，我只想确认比特流中的设置是否符合约束条件。从我
2020-06-05 12:38:38
你好，我想使用Vivado HLS开发FPGA比特流并将其加载到Pynqpython模块中或使用Linux使用C ++进行ARM加载。到目前为止，我能够生成FPGA比特流文件，但是知道如何集成它或与Pynq通信。那有什么教程吗？
2019-09-30 10:50:36
将新的比特流图像写入SPI附加存储器的过程是什么。理想情况下，图像不应位于@ 0x0000000并且正在替换图像。我在U470中看到提到配置存储器读取过程是否存在配置存储器写入过程？该文件涉及FAR
2020-06-01 13:57:36
你好，这是一个思维设计，而不是我正在积极努力的东西，但是：我想分析一下比特流。比特流包含在时钟脉冲或两个时钟脉冲之间对齐的脉冲。没有明确的时钟信号，但我知道粗略的时钟速度，并且在比特流中嵌入同步序列
2018-12-17 16:35:26
的比特流（如下所示），那是令人费解的混合模式，这些模式不规则地重复，并散布在比特流中。XACT中的功能定义与位流中的数据之间没有明确的联系。但是，研究FPGA的物理电路可以揭示比特流数据的结构，并且
2023-06-02 14:03:57
所有：由于缺少DMS respin的源文件，我很高兴不得不重用遗留部分。我所拥有的只是一个最初存储在XC1701部件上的比特流。我们相信我们已经使用板外编程器成功地将此流编程到Micron
2020-05-29 11:06:25
XPS中设计了您的硬件平台，最终为FPGA生成了一个比特流。”这是真实的，我就是这样。现在它说，“......你将硬件平台描述导出到软件开发套件（SDK）。”手册说要遵循以下步骤：1.在PlanAhead
2020-03-23 09:19:10
ifourunderstanding不正确，并希望得到任何帮助和建议：1.我们将使用ISE Webpack生成比特流。2.然后我们将生成一个新文件，由SPI闪存使用，包含上一步中获得的比特流。3.现在我们将使
2019-07-04 08:13:32
大家好我们正在考虑用400AN替换400A。从我收集的内容来看，我所要做的就是将新400AN的M0,1,2引脚设置为从内部SPI FLASH加载，我们可以在新的400AN中使用旧的现有400A比特流
2019-07-01 09:50:45
嗨，我是FPGA编程的小伙子所以请忍受我看似愚蠢的查询。我需要存储大约1MB长的位序列。它是一个恒定的比特流，在编程电路板时我会知道。我需要能够从此流中一次读出一位。我相信我需要将这个位序列放在板上
2019-06-14 06:35:24
你好我有一个在MIcroBlaze上运行linux的设计要求。我能够在我的Virtex-7 FPGA上下载比特流（在Vivado 2014.4中生成）。我使用Impact来编程我的FPGA。我因此
2020-04-02 10:05:40
嗨，我有一个应用程序，我希望在下载到FPGA之前使用类似于data2mem的工具来在FPGA比特流中破解块内存内容。FPGA可以是Virtex 6或Artix 7或Kintex 7。比特流未加密且未
2019-03-19 12:44:14
我在使用EDK 10.1中的微填充处理器在FPGA中下载比特流文件时遇到问题。我只是将Microblaze processsor比特串文件下载到FPGA中（斯巴达3a dsp）...连接的要求是什么？我有JTAG和一个串口....什么是stepi必须遵循。
2020-03-30 10:07:31
嗨，我有几块带有Spartan 3器件的电路板，并希望将相同的比特流加载到所有电路板中。我应该选择哪个端口在电路板和设备上使用？是否可以在JTAG配置模式下进行配置？谢谢。阿卜杜拉以上来自于谷歌翻译
2019-01-10 11:15:42
嗨，我想尝试色度重采样器IP。所以我获得了硬件评估许可证，以便在我的主板上进行测试。但是，在比特流生成过程中，我得到了：[Common 17-69]命令失败：此设计包含一个或多个不允许生成比特流
2019-01-08 10:07:07
不支持比特流生成的内核：design_1_i / video_pipe / v_cresample_0（v_cresample版本3）design_1_i / video_pipe / v_osd_0
2018-12-06 11:30:56
嗨我有一个问题，我无法在我的spi flash中加载比特流，我在链中有两个不同的FPGA。 Impact看到了单个FPGA及其Flash，但是我无法在比特流中加载它们。我试图简化链路绕过两个附加
2020-03-23 08:47:52
'hdcp@2015.09'未经许可.IPCP功能在IP GUI上也不可用（灰显）。忽略此严重警告后，我们能够生成，合成，放置和路由知识产权。但无法生成比特流。错误是：[Common 17-69]命令失败：此
2019-01-03 11:06:05
你好，我使用Vivado 2017.4;当我运行Synthesis和Implementation时，一切似乎都可以。但是，当我想生成比特流文件时，没有任何错误消息发生。.runs / impl_l
2018-11-09 11:37:53
是否可以在比特流的开头保留一些固定的地址空间来存储一些易失性用户数据（例如，一些用户参数等）？我有Spansion闪存memorys25fl256，它在地址空间的底部有32个快速可擦除的4k字节块
2020-08-11 07:12:06
嗨专家， 我正在使用spartan-6 FPGA进行多重启动实验。我发现位文件位于ug380上，如下图所示。黄金比特流位于闪存的下部块上，多重引导比特流位于闪存的较高块上。 因此，如果我想使用保护区
2020-06-09 17:43:26
来自EMI12.4和13.3的比特流文件中的重要区别是什么？我从开始文件tosequence 0xF，交换和loadind到FPGA切换字节。来自12.4boot的比特流确定，但不是来自13.3。谁能帮我？
2020-06-12 14:04:57
输入信号转变成数字比特流的过程。当客户在Σ-Δ调制器中绘制量化噪声的频谱时，将看到频率越高时量化噪声越密集。这是Σ-Δ ADC为众人所知的臭名昭著的噪声整形。为了降低量化噪声，客户将调制器输出馈至低通滤波器。…
2022-11-16 07:43:35
你好，技术信息：董事会：ZCU104Vivado 2018.1附加日志文件约束文件附加确切的问题：将以下两行添加到我的XDC文件中没有做任何事情来防止组合循环错误[DRC LUTLP-1]阻止比特流
2018-11-09 11:42:44
嗨，我正在尝试使用JTAG将比特流下载到ML507。平台电缆变为绿色并检测到JTAG链。问题是，我无法下载比特流。IMPACT报告：错误显示在状态寄存器中，释放完成位不是1。SW3配置为：00010100希望有人可以提供帮助，安德烈log.txt 6 KB
2019-08-26 10:03:51
大家好，当我尝试在本教程中生成比特流时：http://blog.idv-tech.com/2014/05/18
2018-10-24 15:31:25
你好我用vertex6购买评估板我下载ISE 12.1，安装完整版，进行30天评估，获得许可。但是，当我在XPS中生成比特流时，我得到：信息：安全性：65- 您的“ISE”许可仅供试用：安全：69-
2018-11-27 14:36:14
你好，我有ZCU102和ES2设备。是否可以在ES2中进行比特流加密？我使用的是Vivado 2016.4，我无法在工具 - >编辑设备属性GUI中看到加密属性。谢谢Kaushal
2019-10-08 10:39:23
你好！xc7a35t和xc7a50t设备的实际比特流大小是多少？在UG470 v1.7（在vivado 2014.1文档导航器中标记为“最新”）中，只有标记为“初步估计”的数字。这些设备现在似乎几乎完全支持，可能已经有最终数字了吗？
2020-07-24 06:17:10
有没有办法改变比特流文件位于Vivado（2016.1）内的位置？我知道我可以在Tcl控制台上输入tcl命令“write_bitstream”（https://forums.xilinx.com
2020-05-12 09:23:20
reconfig。模块加载在可重新配置的插槽内，一个带有移位 - 右侧模块加载在可重新配置的插槽内）。部分设计正常工作，我能够通过PCAP接口加载FPGA中的部分比特流。此外，我解码了左移部分比特流，并
2020-06-04 08:52:24
嗨，我想问一下，如果设计文件和ISE项目设置保持不变，每次重新运行编译过程时，我会得到相同的精确比特流，即Synthesis-> Mapping-> PNR-> BITGEN？谢谢
2019-03-15 14:31:57
本文阐述了IP 报文标识字段比特流随机性的评价标准，通过对大量实测报文进行统计分析证明了比特流的匹配位置对随机测度值有一定影响。结果表明，标识字段比特流随机测度值
2009-08-04 08:20:05
19 MAX2548四波段、RF至比特流直接变频接收器，设计用于1倍(3.84Mcps)和2倍(7.68Mcps) TDD-WCDMA系统,MAX2548采用独特的RF至比特流架构
2011-04-22 19:17:41
1022 
Zynq开发板FPGA比特流文件可以通过三种途径下载： 1. 利用SDK生成的FSBL.elf文件自动加载FPGA比特流配置文件，将比特流文件，FSBL.elf文件和u-boot.elf文件利用
2017-02-08 15:20:09895 通过分支和语法覆盖提高质量并加速比特流分析 - 英特尔压力比特流和编码器（英特尔®SBE）
2018-11-01 06:30:002877 
电子发烧友网站提供《使用加密和身份验证来保护UltraScale/UltraScale+ FPGA比特流.pdf》资料免费下载
2023-09-13 17:14:110 电子发烧友网站提供《使用加密保护7系列FPGA比特流.pdf》资料免费下载
2023-09-13 15:31:190
电子发烧友App
工商网监
评论