浅谈FPGA、ASIC和RFSOC

来自DanMcNamara，移动专家 1. 概述

多年来，FPGA和ASIC供应商之间一直存在着一场拉锯战解决方案。新的FPGA上引入了一些特性，随着人们对这些特性的了解，这些特性通常被强化到ASIC上，以实现更低的成本、更低的功耗和更大的容量。在新一代产品的早期，这种持续不断的反复工作通常有利于FPGA供应商，然后转向有利于ASIC供应商的长期稳定生产。

2019年，赛灵思的新产品开始改变这种状态。Xilinx为Zynq系列推出了一款具有“射频片上系统”（RFSoC）功能的升级版，它集成了ARM内核以实现某些处理器功能（降低成本和功耗），支持波束形成的可编程逻辑，并将ADC和DAC功能集成到RFSoC中。功率节省和体积缩小是非常引人注目的，特别是对于大规模MIMO（mMIMO）无线电。

图1：集成处理器和数据转换器的RF SOC

2. 体系结构趋势：DFE与ADC/DAC的集成

数据转换功能的集成为5G基站中的远程无线单元（RRU）提供了巨大的节能效果。对于每个JESD204通道，节省的成本大约为1W，或者对于来自天线阵列的每个数据流来说，节省的成本是不同的。在64T大容量MIMO的情况下，在250W的总散热预算中，可以节省超过60W的功耗。虽然ASIC设计可以为集成的功能提供更低的功耗，但总体解决方案的节省不太明显。

这就是数学开始变得模糊的地方。重要的指标是总散热量，而不一定是从一个优化的截面获得的效益。由于RRU中的恒压热管理，延迟了向传统ASIC的质量转换。即使是第1层网络设备供应商提供的整体解决方案，数字前端（DFE）和数据转换仍有不同的分区。目前还没有一种单一的实现方法。

图2：分立5G收发器中的功耗

注：1）图中显示了单个收发器链路100 MHz带宽的功耗估计。

2）JESD204B电源与ADC/DAC电源分开。DUC：数字上变频；DDC：数字下变频；DPD：数字预失真；CFR：峰值因子减小。

在Xilinx应用示例中，需要解决的一个关键问题是JESD204接口的功耗，这是通过数据转换器与数字前端的集成来实现的，从而大大减少了JESD204B的处理。Xilinx将数字前端（DUC、DDC、DPD）与ADC和DAC集成，以消除功耗方面的开销。

图3：DFE/数据转换器集成对功耗的影响 注：1）图中显示了单个收发器链路100 MHz带宽的功耗估计。

处理器和数据转换器集成的另一个问题与流程节点开发的节奏有关。CMOS上的处理器逻辑稳定地向下移动到下一个工艺节点（新的ASIC将移动到7nm、5nm或更少），而数据转换器通常在领先的工艺节点上开发两到三代。（约18 nm）。

3. RFSoC集成时的注意事项 如前所述，ASIC的引入历史上，一旦性能要求被锁定，市场“简单地”需要扩大到大批量。就5G而言，仍有几个变量的成熟度不高。在REL 15（非独立）下，5G的首次发布比最初的预期提前了约1年。市场适应迅速，我们有具体证据表明5G正在发挥作用。然而，这并不意味着2019年末发布的用于商业运营的解决方案还有时间进行优化。5G网络有几个方面仍在发展： •波束形成：波束形成的实现仍在改进中。由于支持该功能的算法存在于RRU中，因此更灵活的（即FPGA）方法仍然具有明显的优势。

•频道带宽：带宽正在扩展。最初的5G系统通常使用100MHz，这与单个运营商能够访问的频率相对应。然而，趋势是提供支持200MHz或更高的硬件，以减少产品版本和简化制造（这对网络OEM和组件供应商都是一个好处）。通常，3.4-3.6GHz和3.6-3.8GHz产品可以满足大多数客户的要求。然而，即将在美国举行的C波段拍卖会将为5G使用分配高达280MHz的带宽，这将进一步提高RRU的性能要求。

•PA技术：大多数mMIMO PA的GaN技术选择也得益于灵活的处理器设计。信道带宽从最初的100MHz配置迅速提高到200MHz及以上。此外，功率电平和数字预失真还需要进一步优化。PAs的周期比大硅快，因此过早地锁定数字处理器上的特性将限制利用GaN性能将要解决的问题的能力。 •O-RAN：OpenRAN是一个新兴的标准，它能提供更多牵引力。虽然这种架构正受到广泛关注，但实现的细节仍然是动态的。虽然选项7.2x拆分的定义正在定稿，但运营商还考虑了其他变化，这些变化将关键功能移入或移出RRU，例如预编码、层映射和信道估计等等。数据计算的位置决定了处理器的定义方式的不同，要解决这些问题还需要几年的时间。 这些问题将为更灵活的设计方法提供更长的使用寿命。由于5G的长期利益仍有点模糊，灵活性将是关键，因为从系统需求的角度来看，对于尚不清楚的情况，灵活性将是关键。

4. FPGA、ASIC和RFSOC

在前面关于技术趋势的部分中，我们已经讨论了RFSoC集成的主要推动力包括：降低功耗、成本和板上尺寸。

前三大原始设备制造商现在在生产FDD和TDD LTE基站时经常使用AISC。它们都有足够的容量来证明ASIC的合理性，并且LTE应用程序足够稳定，可以将所有客户汇聚到一个共同的ASIC平台上。随着5G的复杂性增加，ASIC的经济性已将容量阈值提高到每年200000台以上，以证明为所有顶级网络原始设备制造商开发ASIC的费用是合理的。 对于5G市场而言，目前市场规模非常不平衡。考虑到2020年，移动专家预测，约115M 5G收发器将被运送（每个收发器是一个独特的传输路径）。假设每个RFSoC（或ASIC）有大约8个传输链，那么ASICs/FPGAs的数量在14M，其中80%在中国消耗。对于华为和中兴，有明确理由转向基于供应选择的ASIC解决方案。然而，对于主要集中在中国以外地区的供应商来说，答案可能并不那么明确。2020年，在中国以外地区，亚洲/FPGAs的插槽约为250-3M，在许多国家和运营商之间存在着分歧。大多数5G部署的基站规模为100到10K，因此任何一个操作员的部署都不足以证明ASIC的使用。只有主要OEM的总产量才有理由投资亚洲国家。随着市场仍在了解5G网络在现实世界的表现，从2020年底开始向5G SA（单机版）过渡，系统设计灵活性的需求依然存在。

图4:5G，sub-6GHz的收发器出货量

此外，基于5G引入的新使用案例，RAN需要更大的灵活性。从2019年开始，5G网络的首次推出主要集中在移动用户，即智能手机中。这被称为eMBB（增强型移动宽带）应用程序。在谈到整个5G网络时，与4G的一大区别是增加了两个新应用：IoT和URLLC（超可靠低延迟连接）。从长远来看，这些新的应用程序有望在B2B领域带来可观的收入…但这还没有发生。它将依赖于目前正在部署的5G基础设施，并可能在此基础上进行扩展。RRU必须满足需要部署在建筑物中或作为租用的专用网络，通过C-RAN架构连接到主网络。这些不同用例的数据需求还不完全清楚，但很有可能与当前eMBB系统的方法（和设计）有所不同。数据管理的灵活性将允许这些新应用程序的顺利支持和引入。

不难看出5G网络带来的额外复杂性。每一代电信都通过更好的语音质量或更多的数据来改善用户体验，5G已经在做这件事了。然而，我们今天看到的正在部署的5G网络实际上是将被添加和扩展的基础设施。这看起来像是宏基站、室内RRU、中继器和小型小区。它都是5G，但每个都有不同的要求。支持这种多样性所需的处理器必须基于每个需求灵活，并且能够灵活地适应仍在发展的用例，在系统部署之前，我们将无法真正理解这些用例。

毫无疑问，5G正在为普通消费者和企业带来前所未有的数据消耗量，其复杂性更大。采用大规模MIMO（mMIMO）天线，极大地提高了性能，并产生了大量的数据。数据处理是网络设备供应商的一个关键架构考虑。从更可编程的解决方案向硬化解决方案的典型过渡不一定是最佳选择。由于5G仍然是太新的，这些新系统在大型、重载网络中的性能还没有完全理解。考虑到网络流量的新常态，需要不断调整多个变量，才能达到稳定的配置。在未来几年中，快速适应关键硬件组件性能的能力将是至关重要的。

注：以上内容翻译自《FPGA vs ASIC: 5G changes the equation》

审核编辑：黄飞