关于Virtex-7 FPGA的电源需求深度探析

在规划电源系统时，设计人员必须考虑电压轨、电压电平以及大电流需求。负载点转换器将是重要组件。

随着半导体公司不断推出更加高级的器件，电路设计人员要找到确保其设计支持最高性能的最佳途径、充分发挥这些全新IC的优势，将不断面临各种挑战。为了充分发挥最高级FPGA器件的最佳性能，在系统中创建稳健可靠的电源是一经常被忽视，却又至关重要的步骤。

赛灵思7系列FPGA可提供前所未有的低功耗与高性能以及移植设计的便捷路径。该创新系列FPGA采用28纳米TSMC HPL（高性能低功耗）工艺，与同类竞争FPGA相比，功耗锐降50%。

但随着FPGA容量与性能的提升，FPGA的I/O资源正日益成为主要性能瓶颈。虽然实际晶体管数量每年都在翻番，但FPGA晶片尺寸却或多或少地保持不变。这对将信号从芯片输入输出的I/O来说是个问题，因为I/O只能以线性方式增长，这为设法创建更大带宽系统的设计人员带来了大量的布局、信号完整性以及功耗挑战。为解决这些问题，赛灵思在其业界一流的器件中采用极其高级的数千兆位收发器（MGT）I/O模块。例如，Virtex®-7 HT FPGA使用96个13.1Gbps收发器集提供2.78Tbps的最大带宽。

随着FPGA的功能日益强大，电源要求也变得更加复杂。对于当前设计而言，各团队必须考虑对应每个电路与功能模块的多个电压轨、电压电平以及大电流需求。下面我们将深入讨论有关Virtex-7 FPGA的电源需求。

输出电压设置的准确性

随着半导体制造工艺技术的不断发展，半导体的密度与性能，尤其是FPGA的密度和性能，取得了长足发展。同时，半导体公司也一直在降低其器件的核心电压。

这两个因素进一步为电源设计带来了挑战，使设计人员难以选择合适的电源电路。电路板布局与制造技术不足以管理几毫伏内的电压，但电源系统必须具备可测量的准确性与可靠性。如此一来，设计团队在设计电源系统时，就必须将电源特性与器件特性纳入综合考虑事项。。例如，1V核心电压具有+/-30 mV的电压容差，如果电流以10A为单位进行变化，就会在5毫欧电源线上出现50mV的压降（见图1）。这样在电路板设计过程中，就不容易在所有环境下管理电源电压，使之不超过容差值。此外，如果设计团队在使用负载点（POL）电源，它们不但需要极高的精确度，不超出+/-1%，而且还要具备高速瞬态响应。由于这些原因及其它原因，设计团队在构建电路板之前，应充分了解设计以及提供给他们的各种选项。

在为其电源系统选择电路时，设计团队需要清楚的首要事项之一是：FPGA设计有严格的启动顺序要求。例如，Virtex-7 FPGA加电顺序有下列两种选择：VCCINT_VMGTAVCC_VMGTAVTT 或VMGTAVCC_VCCINT_VMGTAVTT。

同时，电源关断顺序还应该与所选择的加电顺序正好相反。如果器件加电或关电顺序与推荐的相左，在加电和电源关断过程中，来自VMGTAVTT的平缓电流就会超出该规范。要满足这种顺序规则，设计人员可使用专用排序IC，也可使用POL的PGood及开关特性。

使用FPGA进行设计的电源系统还需要包含便于开发团队监控输出电压的电路。一般来说，设计人员不但可检查产品精调阶段的输出电压，而且还可通过调节输出电压来管理压降。设计人员通常可使用POL调节电压，但这当然也意味着设计中使用的POL需要具有输出电压调节特性。此外，电源系统还应提供监控设计电压电流的功能，以便检查实时偏差和电源异常，更好地预测故障。

高速SERDES需要大电流，因为它们具有多个通道和一个高工作频率。工程师用于为之供电的低压差（LDO）稳压器会因低效率而产生大量热量，因此对于需要大流耗的电路而言，它们并不是理想的电源解决方案。高速SERDES对电源电路中噪声造成的抖动非常敏感。高抖动会降低信号质量，导致数据错误。对于SERDES而言，拥有极好的信号完整性也非常重要，这可实现良好的高速数据通信。这当然也意味着设计人员在选择POL时，应确保其POL无噪声。

选择高精度POL转换器

构建最佳Virtex-7 FPGA电源系统的重要步骤是确保POL转换器满足给定器件要求。在大电流、电流变动剧烈的设计中，快速瞬态响应的POL转换器非常适用。这些支持快速瞬态响应的高精度POL转换器不仅有助于管理FPGA不断变化的核心电压，还有助于管理MGT的VMGTAVCC和VMGTAVTT。图2是几个POL转换器动态负载变化电压响应的测量结果。为公正起见，我们让所有POL转换器都工作在相同的条件下。唯一不同的是：我们使用了每一款POL转换器制造商文献资料推荐的电容器。

• 输入电压：5 V（固定值）

• 输出电压：1 V（固定值）（Virtex-7 核心电压）

• 负载电流：0~10 A

• 电流变化斜率（单位时间电流变化率）：5 A/µs

流媒体数据及数值处理可带来FPGA的动态电流变化。我们的结果显示，某些POL转换器发生了输出电压过冲和下冲现象，超出了赛灵思针对Virtex-7 FPGA推荐的VCCINT和VMGTAVCC电压，超出1 V（±30 mV）。当然，该数值可能会根据使用、电路板布局以及POL和FPGA周边的去藕电容有所变化。但是很显然，我们要到达Virtex-7 FPGA的推荐工作电压范围，就需要极好的电源充分满足其大量电流快速变化（10A和5A/µs ）的需求。Bellnix BSV系列能够满足这些要求，并支持快速瞬态响应，是高端FPGA以及分立式DSP与CPU等其它高速器件的必备产品。

输出电压及排序程序

如上文所述，随着FPGA工艺技术的不断缩小，其电源电压也随之降低，但功能数却和其性能一样，不断提高。这会带来电流的快速变化，提高电源要求。对设计工程师来说，要让电压保持在FPGA要求的允许容差范围内，难度越来越大。这不仅对FPGA的核心电压如此，对FPGA的高速SERDES也是如此。要让Virtex-7收发器发挥最高性能优势，需要考虑几个与电源有关的要点。例如，在因电源线电阻而产生压降时，需要调整POL输出电压。与之类似，极限测试也需要输出电压调节功能。此外，设计人员还需要监控和调整POL的输出电压，才能迅速评估系统。

这里有一种可使用CPU程序调节输出电压的方法，其可充分满足Virtex-7的电源要求。用户可使用图3所示的电路图让BSV系列POL支持可编程输出电压。

在本图中，放大器1可检测输出电压。用户可通过差分放大器远程传感，实现对输出电压的精确控制，并可将POL转换器连接至负载，抵消压降。放大器2可使用放大器1检测到的输出电压与D/A转换器的输出电压进行比较。我们将放大器2的输出连接到POL转换器的调节引脚。POL转换器的输出电压会随调节引脚的输入电压变化而变化。这样负载电压和D/A转换器的输出就可匹配。

用户可通过使用CPU控制D/A转换器来设置输出电压。首先，在接通POL转换器时，用户必须先将D/A转换器的输出设置为0V，而后将开关控制设置为“开”，并将D/A转换器的输出设定为所需的值。如果正相输入电压为高，而放大器2的反相输入电压为0V（当输出关闭时），放大器2就会试图提升调节引脚上的输出电压，导致接通POL转换器时的过压。此外，用户还必须在D/A转换器的输出端连接RC电路，以免放大器2的正相输出引脚电压快速上升，导致过冲。

在Bellnix，我们已经为赛灵思7系列GTX/GTH FPGA开发出名为BPE-37的评估电源模块。BPE-37不仅采用上述电路，而且还具有4个MGT所需的POL转换器。这4个POL转换器均为BSV系列POL，具有高精度、快速瞬态响应以及低纹波噪声特性。BPE37使用微控制器控制D/A转换器，将每个输出电压设置在适当的水平上。此外，该微控制器还使用其开关引脚，通过启动和停止POL转换器来实现对排序的控制。该技术有助于设计团队通过PMBus串行通信修改输出电压，改变排序和监控输出电压及电流。

BPE-37的电路配置可实现将数字功能添加至常规模拟类POL，充分满足赛灵思Virtex-7系列的所有电源需求。这些FPGA中的GTX/GTH收发器要求POL支持最快的瞬态响应。表1所示为BPE-37的主要规范。