本文以标准的I2C 总线协议为基础，提出了一种基于FPGA的I2C SLAVE 模式总线的设计方案。方案主要介绍了SLAVE 模式的特点。给出了设计的原理框图和modelsim 下的行为仿真时序
2014-02-26 11:39:13
12337 等于b0000（非缓冲和非缓存）。 5) 不支持互斥性操作。 Zynq中AXI-Stream功能 AXI-Stream协议作为一个标准接口，用于连接数据交换元
2020-09-27 11:33:028051 
，是面向地址映射的接口，允许最大256轮的数据突发传输； （B）AXI4-Lite：（For simple, low-throughput memory-mapped communication ）是一个轻量级的地址映射单次传输接口，占用很少的逻辑单元。 （C）AXI4-Stream：（F
2020-12-04 12:22:446179 
本文主要介绍Xilinx FPGA的配置模式。
2021-01-01 10:12:0021577 
一、AXI DMA介绍 本篇博文讲述AXI DMA的一些使用总结，硬件IP子系统搭建与SDK C代码封装参考米联客ZYNQ教程。若想让ZYNQ的PS与PL两部分高速数据传输，需要利用PS的HP
2020-12-31 09:52:027166 
AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互连以及其他AXI4系统外设上生成特定序列（流量）。它根据IP的编程和选择的操作模式生成各种类型的AXI事务。是一个比较好用的AXI4协议测试源或者AXI外设的初始化配置接口。
2023-11-23 16:03:45580 
和Stream 接口支持64bit，128bit和256bit的数据AXI4 Master和Slave接口可配置成AXI3接口配置：通过PCIE和（或）AXI4-Lite Slave接口可操作桥配置空间
2016-03-11 10:57:58
AXI4-Stream跟AXI4的区别在于AXI4-Stream没有ADDR接口，这样就不涉及读写数据的概念了，只有简单的发送与接收说法，减少了延时，允许无限制的数据突发传输规模
2021-01-08 16:52:32
和辅助数据包不会通过AXI4-Stream上的视频协议传输。Table 1-1 和Table 1-2 中列出AXI4S接口视频IP需要的所有信号。Table 1-1 显示了输入(从)侧连接器的接口信号名称
2022-11-14 15:15:13
个恒定的6个32位字，所以必须注意帧数据或控制数据的缓冲区填满的条件。防止无序状况。“我还说在AXI4-Stream接口中“数据是以数据包的形式传输而不是连续流”。最大9Kb“帧”大小是否也适用于通过AXI4-Stream接口发送的最大“数据包大小”？问候。
2020-05-25 09:37:36
Controller 的输出（读取通道）连接到 AXI Stream FIFO ，最后处理器通过 AXI4-Lite 接口读取数据。下面显示了设计中的输入路径，其中包含由 XADC 生成的信号和一个
2022-11-04 11:03:18
https://gist.github.com/promach/251cbb3c9c9af401bf712dc4ccb76fb3为何这个 AXI 代码 不通过 AXI Protocol
2020-02-28 13:44:01
。 AXI4-Stream：（For high-speed streamingdata.）面向高速流数据传输；去掉了地址项，允许无限制的数据突发传输规模。 Stream的理解，可以想象一下
2022-10-14 15:31:40
机数据本次传输有效；（8） TUSER信号 ：用户定义信号，宽度为128bit。对于AXI4-Stream总线命名而言，除了总线时钟和总线复位，其他的信号线都是以T字母开头，后面跟上一个有意义的单词
2022-04-08 10:45:31
我正在使用AXI流FIFO将数据流式传输到Rx端，最终也将通过AXI总线从处理器读回。当我尝试读取“base_address + 0x1C”时，系统挂起......以前有人遇到过这种情况吗？在阅读
2019-04-24 12:54:04
保障先后顺序(后接受数据的slave端口可能先返回读数据)。为此，Axi4ReadOnlyDecoder设计时采用了如下原则：对于每个通道，均支持readIssuingCapability，但如果当前
2022-08-04 14:28:56
大家好。当我在zynq-7000中使用axi quad spi ip core作为从设备时，我遇到了一个问题。我将slave axi quad spi ip core连接到另一个在主模式下配置
2020-04-17 10:13:04
STREAM DEV BOARD
2023-03-29 19:42:39
有一天，我能够在Questasim中检索XILINX_AXI_BFM许可证，第二天它失败并且从那时起失败了。许可证服务器已重置但仍然失败...有任何想法吗？＃BFM Xilinx
2018-11-29 16:10:10
AXI4-Streamslave接口上TDATA信号的宽度（以字节为单位）。 AXI4-Stream主接口TDATA宽度是此值乘以从属接口数参数。此参数是一个整数，可以在0到（512 /从站接口数）之间变化。设置为0以省略
2020-08-20 14:36:50
你好，大家好。我正在使用EMI14.4和xc6v315t。我正在尝试模拟IP CORE.It的axi4-stream interconnect.I配置ip为6siand 4mi。但是当我用ismI模拟它时发现s_tready很低，有什么问题？
2020-06-18 15:08:59
今天有空来学习一下xilinx的axi_iic ip。下面的链接是xilinx官网关于axi_iic的数据手册，大家点一下就可以看了pg090-axi-iic pdf数据手册先给我们这个ip的顶层
2022-01-18 07:00:13
我对AXI互连有疑问，1.我的AXI4 Masterwith数据宽度为32位。我有64位数据宽度的AXI3从器件。互连如何工作？2.如果我有64位的PL AXI3 Master，我想连接到PS
2019-04-01 10:10:35
，通过data信号，来传输数据，data信号的位宽，也是固定的，为16bit。1、下行接口信号下行接口信号如下表所示，接口协议是基于AXI-stream协议。2、上行接口信号上行接口信号如下表所示
2022-04-07 10:42:34
地址通道中，主机（master）是发送方，而从机（slave）是接收方；在读数据通道中，主机是接收方，从机是发送方。3、AXI协议传输事务的结构了解完通道握手的依赖关系，我们再看看传输事务的结构。首先
2022-04-08 09:34:43
英飞凌CYT4BF8CES的SPI通信的SDL中，Slave模式的High level如何修改发送的数据？目前只有初始化buffer能够成功发送，中间如果修改buffer会进中断并且报bus error。
2024-02-01 07:59:57
in the reference design consist of AXI4, AXI4-Lite, andAXI4-Stream interfaces as described in the AMBA AXI4
2012-01-26 18:57:03
你好：我用IIC demo的时候，例程中master发送数据slave去接收，但是没有master接收数据的接口I2c_HLD_LPI2C_Transfer_S32K344：C
2023-03-31 08:48:12
DSP28335的MCBSP配置为spi的slave模式，接收不到数据。哪位有相似的例程能给发一份吗？邮箱853744449@qq.com谢谢
2013-09-12 18:31:14
、新的RadixTree数据结构来支持更高效的内存使用和消息读取、甚至是类似于Kafka的Consumer Group功能。今天我们重点关注怎么在实际业务场景下去使用Redis Stream。Redis
2018-06-26 17:15:29
SPI SLAVE模式可以用DMA方式接收数据吗？
2017-09-14 15:49:55
我現在使用pynq z2板在 SPI 標準模式下傳輸數據，在程式碼中板子設置為”master”，但是我的項目需要在“slave”下使用z2板，我瀏覽了PG153 AXI Quad SPI
2022-09-30 12:57:28
In to AXI4-Stream IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg043_v_vid_in_axi4s.pdf》。本案例使用IP核采集一路摄像头视频
2021-05-24 11:12:40
嗨，我已经创建了一个带有IP-Core的硬件设计。但它不能正常工作。对于我提到的调试问题，我创建了一个IP-Core，然后通过AXI Stream。所以我可以检查我的IP-Core是否不起作用
2020-04-14 09:25:10
memory-mapped requirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输；AXI4-Lite：（For simple
2018-01-08 15:44:39
。
●AXI4_Stream:面向高速流数据传输，去掉了地址项，允许无限制的数据突发传输规模。
三种总线的组成如下所示，其中AXI与AXI_Lite有相同的组成部分：
(2)AXI接口
接口是一种连接标准，又常常被称之为物理
2023-11-03 10:51:39
请问，cyw20719B2 SPI 接口slave模式下，在执行wiced_hal_pspi_slave_rx_data()函数的同时，SPI的FIFO还能正确接收数据吗？
wiced_hal_pspi_slave_rx_data()函数在执行时，是否需要master暂停数据发送？
谢谢。
2024-03-01 11:34:55
） AXI协议（又称AXI4.0），包括3种接口标准：AXI4、AXI-Stream、AXI-lite。AXI4：适用于要求数据高速传输的场合。AXI-Stream：如FIFO，数据传输不需要地址，而是
2016-12-16 11:00:37
、AXI4-Stream：用于高速数据流传输，非存储映射接口。在这里我们首先解释一下存储映射（Meamory Map）这一概念。如果一个协议是存储映射的，那么主机所发出的会话（无论读或写）就会标明一个地址。这个地址对应
2020-10-22 15:16:34
原子公众号，获取最新资料第十八章PS通过VDMA驱动LCD显示实验AXI VDMA是Xilinx专门针对视频应用提供的一种高带宽的解决方案，旨在实现AXI4-Stream视频接口和AXI4接口之间的高
2020-09-04 11:15:28
RAM，编程也很方便，开发难度较低。代价就是资源占用过多，需要额外的读地址线、写地址线、读数据线、写数据线、写应答线这些信号线。 AXI4-Stream： 这是一种连续流接口，不需要地址线（很像
2021-01-07 17:11:26
配置v_axi4s_vid_out（简短：vout）参数VBG_MASTER_SLAVE = 1（主）vout的初始化标志总是向上，没有达到锁定状态！但是有一些我无法解决的异常情况，我希望Xilinx
2019-07-15 09:47:54
使用SpinalHDL lib中所提供的Event：Event对应一个payload为NoData的Stream信号，而NoData顾名思义，其实现为一个空的Bundle：》Example这里我们以Axi4
2022-06-27 16:07:04
想知道，如果我启用AXI4Stream，我可以从AXI流端口（m_axis_tdata）获取输出采样数据吗？或者它仍然只能从DRP端口获取。配置如下图所示。问候穆罕默德·
2020-05-20 14:53:11
[]合成了内存），输出端口合成为ap_fifo，这意味着，由于AXi4Lite不支持fifo结构，因此只能使用AXI4Stream接口/总线从输出端口result []读取数据。我也是这个嵌入式总线和接口
2019-02-28 13:47:30
vip中memoty的数据全部读出，并存入txfifo。4、 txfifo上的axi-stream master接口将txfifo内的数据以axi-stream的形式传给axi stream vip
2022-10-09 16:08:45
IP接口板接口 SPI CustomIP配置 AXI接口选项 - >启用XIP模式：是 - > ID_Width：4 - > SPI闪存地址位（XIP模式）：32 SPI选项
2020-06-09 09:42:44
大家好，我正在两个时钟域之间穿过AXI4-Stream，并尝试使用AXI4-Stream时钟转换器核心，使用tkeep端口但是在合成时它被Vivado 2015.2在实例化时删除了！这是综合警告
2020-05-08 08:56:14
我有SP605＆amp; ML506 Xilnx开发板。我想从FPGA驱动CH7301芯片。我正在寻找一些帖子或应用笔记，可以帮助我把这两件事放在一起。我一直在关注核心AXI4-Stream到视频
2020-03-20 09:04:51
数据从BRAM / DDR传输到自定义axi slave时，问题就出现了。我进行了测试以验证这一点：我尝试使用AXI CDMA从DDRto自定义从站发送4个字节的数据，并且它正常工作。但是当我增加要传输
2020-08-12 10:37:46
大家好。我目前正在使用GTH收发器实现更复杂的设计，这些收发器工作在2.8 GHz（5.6GB），我想知道我是否可以使用AXI4流以某种方式从收发器中提取输入数据。有没有办法将数据写入内存并
2019-05-05 13:14:10
现在我正在使用Xilinx的AXI视频处理内核进行小型设计。现在我面对一个奇怪的问题。我的设计很简单。我使用Xilinx的三个内核：1.测试模式发生器（TPG）2。视频定时控制（VTC
2019-03-08 10:00:05
1、构建自定义AXI4-Stream FIR滤波器 AMD-Xilinx 的 Vivado 开发工具具有很多方便FPGA开发功能，我最喜欢的功能之一是block design的设计流程
2022-11-07 16:07:43
数据)。为此，Axi4WriteOnlyDecoder设计时采用了如下原则：1、对于每个通道，均支持writeIssuingCapability，但如果当前指令地址译码命中的slave端口和上次不一样
2022-08-03 14:27:09
，ar）共用一组信号的接口(arw,w,b,r)。关于总线互联的设计凡是设计中用到Axi4总线的设计总离不开总线互联。在Xilinx FPGA使用中，VIvado针对Axi4总线提供了丰富的IP，对于
2022-08-02 14:28:46
嗨，我已经通过以太网MAC IP作为“LogiCORE IP 10千兆以太网MAC v13.1”U.G. PG072。由于我对AXI没有太多了解，因此我几乎没有查询读取AXI4-Stream接口
2020-04-28 10:00:42
大家好。我遇到了xilinx视频内核的问题，并试图解决这个问题好几周但都失败了。有人能给我一些关于AXI4-Stream到Video核心的技巧吗？我试图在我的项目中实现Video Scaler核心
2019-11-08 09:53:46
我们可以使用AXI-Stream Broadcaster作为AXI开关吗？如果可能，我们需要控制切换哪个信号？我想开发小型应用程序，它涉及广播AXI流数据并将AXI流数据切换到特定的从站。在这个应用程序中，我们只有一个主站和8个从站。我们想在从站之间切换流数据。提前致谢。
2020-05-07 09:42:16
嗨，我正在研究Spartan 6的设计。数据来自PCIe IP核，频率为62.5MHz，通过AXI4-Stream FIFO同步到100 MHz系统时钟。这是一个示例波形;m_axis_tvalid
2019-08-12 07:29:20
Xilinx的视频的IP CORE 一般都是 以 AXI4-Stream 接口。 先介绍一下， 这个IP的作用。 下面看一下这个IP 的接口： 所以要把标准的VESA信号 转为
2017-02-08 08:36:19531 
基于AXI4Stream总线协议，在Xilinx公司提供的FPGA上实现了一个具有缺陷像素校正、色彩滤波阵列插值、图像降噪实时图像采集与显示功能的视频系统。AXI4Stream总线协议由ARM公司
2017-11-17 08:58:014189 IP核的全称是： AXI4-STREAM FIFO 设置注意事项：一定要选择异步时钟，也就是双时钟，如下： 关于其他配置： TLAST 一般要选择的，作为边界界定。其他可以不选。深度不必太深，因为只起到穿越时钟区域的作用。
2018-03-26 14:40:004916 
了解如何使用Xilinx AXI验证IP有效验证和调试AXI接口。
该视频回顾了使用的好处，以及如何使用示例设计进行模拟。
2018-11-20 06:38:003561 自定义sobel滤波IP核 IP接口遵守AXI Stream协议
2019-08-06 06:04:003573 在ZYNQ中，支持AXI-Lite，AXI4和AXI-Stream三种总线，但PS与PL之间的接口却只支持前两种，AXI-Stream只能在PL中实现，不能直接和PS相连，必须通过AXI
2020-09-24 09:50:304289 
M_AXI接口对数据进行读取操作，此时设计一个基于AXI-Slave接口的IP进行数据传输操作就非常的方便。 封装的形式并不复杂，只是略微繁琐，接下来一步一步演示如何封装AXI_SLAVE接口IP
2020-10-30 12:32:373953 
DMA的总结 ZYNQ中不同应用的DMA 几个常用的 AXI 接口 IP 的功能（上面已经提到）： AXI-DMA：实现从 PS 内存到 PL 高速传输高速通道 AXI-HP----AXI-Stream
2020-10-09 18:05:576391 
AXI-Lite或AXI4转接。PS与PL之间的物理接口有9个，包括4个AXI-GP接口和4个AXI-HP接口、1个AXI-ACP接口。 Xilinx提供的从AXI到AXI-Stream转换的IP核有：AXI-DMA，AXI-Datam
2020-11-02 11:27:513880 
AXI-Stream代码详解 AXI4-Stream跟AXI4的区别在于AXI4-Stream没有ADDR接口，这样就不涉及读写数据的概念了，只有简单的发送与接收说法，减少了延时，允许无限制的数据
2020-11-05 17:40:362826 
在 AMBA 系列之 AXI 总线协议初探 中，了解到 AXI 总线交互分为 Master / Slave 两端，而且标准的 AXI 总线支持不同的位宽，既然是总线，那么必须要支持总线互联，多 Master，多 Slave的场景
2022-02-08 11:44:0212802 在 AMBA 系列之 AXI 总线协议初探 中，了解到 AXI 总线交互分为 Master / Slave 两端，而且标准的 AXI 总线支持不同的位宽，既然是总线，那么必须要支持总线互联，多 Master，多 Slave的场景
2021-02-23 06:57:00
45 XI4-Stream跟AXI4的区别就是AXI4-Stream去除了地址线，这样就不涉及读写数据的概念了，只有简单的发送与接收说法，减少了延时。由于AXI4-Stream协议（amba4_axi4_stream_v1_0_protocol_spec.pdf）没有时序图，
2022-06-23 10:08:471781 本文主要介绍关于AXI4-Stream Video 协议和AXI_VDMA的IP核相关内容。为后文完成使用带有HDMI接口的显示器构建图像视频显示的测试工程做准备。
2022-07-03 16:11:056846 AXI4 是一种高性能memory-mapped总线，AXI4-Lite是一只简单的、低通量的memory-mapped 总线，而 AXI4-Stream 可以传输高速数据流。从字面意思去理解
2022-07-04 09:40:145818 使用Vivado生成AXI VIP（AXI Verification IP）来对自己设计的AXI接口模块进行全方位的验证（如使用VIP的Master、Passthrough、Slave三种模式对自己写的AXI
2022-10-08 16:07:113846 Xilinx vivado下通常的视频流设计，都采用Vid In to axi4 stream --> VDMA write --> MM --> VDMA read -->
2022-10-11 14:26:034556 大家好！今日分享一些关于Video In to AXI4-Stream IP 核的知识。在具体学习IP核的过程中，我也将分享一些关于如何看xilinx英文文档的技巧。
2023-05-18 14:55:16966 
从 FPGA 应用角度看看 AMBA 总线中的 AXI4 总线。
2023-06-21 15:21:441729 
AXI4协议是一个点对点的主从接口协议，数据可以同时在主机（Master）和从机（Slave）之间**双向** **传输** ，且数据传输大小可以不同。
2023-06-21 15:26:431388 
可以看到，在AXI到UART中，是通过寄存器和FIFO进行中介的。因为从AXI总线往里看，其控制的是就是地址上所映射的寄存器。
2023-06-27 10:12:532229 
AXI接口虽然经常使用，很多同学可能并不清楚Vivado里面也集成了AXI的Verification IP，可以当做AXI的master、pass through和slave，本次内容我们看下AXI VIP当作master时如何使用。
2023-07-27 09:16:13792 
外部存储器接口（ EMIF ）通信常用于FPGA和DSP之间的数据传输，即将FPGA作为DSP的外部SRAM、或者协同处理器等。Xilinx提供了AXI-EMC IP核，将其挂载到AXI总线用于
2023-08-31 11:25:412357 
LogiCORE IP AXI4-Stream FIFO内核允许以内存映射方式访问一个AXI4-Stream接口。该内核可用于与AXI4-Stream IP接口，类似于LogiCORE IP AXI以太网内核，而无需使用完整的DMA解决方案。
2023-09-25 10:55:33497 
Xilinx 从 Spartan-6 和 Virtex-6 器件开始采用高级可扩展接口 (AXI) 协议作为知识产权 (IP) 内核。Xilinx 继续将 AXI 协议用于针对 7 系列和 Zynq-7000 All Programmable SoC 器件的 IP。
2023-09-27 09:50:27594 
以AXI4为例，有AXI full/lite/stream之分。 在Xilinx系列FPGA及其有关IP核中，经常见到AXI总线接口，AXI总线又分为三种： •AXI-Lite，AXI-Full以及
2023-10-31 15:37:08386 
AXI的控制和数据通道分离，可以带来很多好处。地址和控制信息相对数据的相位独立，可以先发地址，然后再是数据，这样自然而然的支持显著操作，也就是outstanding 操作。 Master访问
2023-10-31 16:53:09432 
电子发烧友App
工商网监
评论