TAKUMI公司：图象IP核参考设计可用于S2C原型验证平台

　　电子发烧友网讯：本文主要讲述了TAKUMI公司的图象IP核参考设计可用于S2C原型验证平台。S2C宣布，一家总部位于日本的高级图形知识产权(IP)供应商，TAKUMI 公司，已成功在S2C基于FPGA的快速原型验证系统上实现了一系列图形IP核，包括GS3000和GSV3000 IP核。这些TAKUMI IP核已在FPGA里充分验证，可轻松给客户演示并评估，大大缩减了片上系统(SoC)集成时间。

　　TAKUMI公司的GSHARK IP家族是一项图形图像解决方案，在各种各样的嵌入式系统上加速显示渲染，包括移动装置，数码家电及车载信息系统。独特的设计和专门为嵌入式系统所定制，GSHARK-TAKUMI家族广泛整合图形IP核，针对各种不同的嵌入式系统使用情况，进行最优配置。

　　S2C首席执行官Toshio Nakama说道：“集成一个复杂的IP核，比如3D图形图像IP，在SoC里经常需要庞大的验证工作，比如验证所有硬件功能正确性与否，评估SoC总线效率以及测试软件兼容性。而且现今执行这些任务的最佳方法就是通过使用基于FPGA的原型验证，使整个设计达到或接近于实际操作速度，以便在实际硅片可用之前调试验证。我们很高兴能与TAKUMI公司合作，为SoC开发商提供一系列已映射于基于FPGA原型上的高级图形IP核，可显著缩短IP集成入SoC的时间，并提早开始软件开发和测试。”

　　“现今的图形IP非常复杂，需要大量的测试图案来执行完整的硬件验证和软件测试。因此，一个可靠的，灵活的高性能的FPGA平台是必不可少的。” TAKUMI公司研究和开发执行董事Hiroyuki Nitta说道，“我们已经选择S2C作为我们首选的FPGA平台合作伙伴，因为他们的产品以其可靠性，灵活连接各种SoC接口以及可扩展的各种逻辑门数设计而著称。” TAKUMI 图形IP核已经原型验证，可作为S2C Virtex-6 760 TAI Logic Modules 上的参考设计，也可被轻松移植入新的Virtex-7 2000T TAI Logic Module 系列或Altera Stratix-4 820 TAI Logic Module系列。S2C完整的快速基于FPGA的原型验证解决方案组合旨在使原型验证成为一项轻松的体验，通过一个单板上的备有1到9个FPGA装置，从两百万至高达1.8亿的ASIC门中进行设计。另外，S2C提供一整套解决方案，包括原型创建和调试软件;DPI，SCE-MI和C-API 协同建模;以及一个庞大的Prototype Ready IP&附件库。