各控制信号的具体时序说明 - 基于快速傅里叶IP核的数字脉压处理器的实现

　　在采样距离门有效期间，将样本数据写入FIFO中进行缓存。采样结束后，通过FFT单元的写使能信号（NFFT_WE和FWD_INV_WE）将NFFT=01010及FWD_INV_WE=1写入状态控制寄存器设定工作模式，接着启动START信号进行FFT运算，写使能信号与sTART之间仅差1个时钟周期。运算结束后，DONE信号有效1个时钟周期，输出使能信号UNLOAD与DONE同步，经过7个时钟周期后数据有效信号DV开始有效，FFT运算结果开始流水输出，同时与匹配滤波器的系数相乘，并存入RAM中。由于乘法运算的固有延迟，写使能RAM_EN延迟DV信号2个时钟周期。存储结束时，IFFT单元的写使能信号同时有效，并设定NFFT=01010及FWD_INV_WE=0，接着启动START信号进行IFFT运算。运算结束后，DONE信号（与UNLOAD同步）再次有效，IFFT运算输出结果在DV信号有效期间直接写入RAM中。单个PRT内各控制信号的具体时序说明如图4所示。

　　

　　2.2.3 块浮点数据格式

　　在数字信号处理系统中，数据表示格式可分为定点制、浮点制和块浮点制，它们在实现时对系统资源的要求不同，工作速度也不同，有着不同的适用范围。定点表示法使用最多，简单且速度快，但动态范围有限，需要用合适的溢出控制规则（如定比例法）适当压缩输入信号的动态范围，但这样会降低输出信号的信噪比。浮点表示法的优点是动态范围大，可避免溢出，能在很大的动态范围内达到很高的信噪比，主要缺点是系统实现复杂，硬件需求量大，成本和功耗高，而且速度较慢。

　　块浮点表示法兼有定点法和浮点法的某些优点，是以上2种表示法的结合。这种表示法首先对一组数据进行检测，归一化最大数的小数部分，再建立适当的指数。接着把剩下数据的小数部分转化为合适的数，使它们可以使用最大数的指数。块浮点算法的主要优点是：大动态范围、低截断（或舍入）噪声，是一种有效的数据表示形式。从芯片实现角度上看，块浮点表示法能够保证较高的信号处理质量，尤其适用于FFT运算的场合。脉压模块中的FFT核带有块浮点运算的功能，整个运算过程中的数据格式表示如图5所示。

　　

　　ADC输入数据为14b的二进制补码形式，对其低位补零扩展为16b（IP核要求的输入精度）后送入FFT运算单元，输出结果为16b的定点数以及指数EXP1。复乘包括乘法和累加运算，即FFT结果与匹配系数进行16b×16b的乘法运算，所得结果再进行加法运算；在进行加法运算前，所有数据扩展为33b以防止溢出的发生，最终数据截取高16b送入IFFT处理单元，输出为16b的定点数和指数EXP2，将其与EXPl相加后得到指数EXP。脉压的最终结果即为IFFT后的16b定点数以及指数EXP，两者分别存储在FPGA片内RAM中。