配置结果及顶层HDL文件 - 玩转赛灵思Zedboard开发板（2）：最简单的测试工程

2012年11月26日 15:49 来源：cnblogs 作者：超群天晴 我要评论(0)

标签：Zynq-7000(23)赛灵思(182)ARM(1148)FPGA开发板(12)Zedboard(3)

　　可以看到配置后的结果，同时MHS和UCF文件也被修改。其中有颜色标记为使用，没有颜色标记表示没有使用。可以对其修改，这是对应ZedBoard的硬件接口，保持默认就可。

　　对应ZedBoard的硬件接口，保持默认就可。

　　至此，硬件配置结束。关闭XPS，切换到PlanAHead。可以看到duocore.xmp已经加入到工程中。

　　可以看到duocore.xmp已经加入到工程中

　　在硬件配置文件duocore.xmp上右键，选择Create Top HDL，生成顶层HDL文件

　　选择Create Top HDL，生成顶层HDL文件

　　可以看到生成的duocor_stub.v文件

　　可以看到生成的duocor_stub.v文件

　　最后一步，将硬件信息导入到SDK。File-》Export Hardware

　　最后一步，将硬件信息导入到SDK。File-》Export Hardware

　　为了方便管理，软件workspace放在software目录下。

　　为了方便管理，软件workspace放在software目录下。

　　二、建立软件工程

　　Export结束后，会自动启动SDK。界面如下。可以看到工程浏览器Project Explorer中已经有一个硬件平台duocore_hw_platform，里面有一系列配置和初始化文件。不要修改这些文件。

　　Export结束后，会自动启动SDK。界面如图

　　新建Xilinx C 工程。

　　新建Xilinx C 工程

上一页1234下一页

本文导航

相关技术文章：

相关资料下载：