近日,全球晶圆代工龙头台积电宣布推出4nm制程工艺——N4P,希望借此赢得明年苹果公司A16处理器代工订单。台积电表示,凭借5nm(N5)、4nm(N4)、3nm(N3)、以及最新的N4P制程,将能
2021-10-28 08:05:11
18894 Altera公司与台积公司今日共同宣布在55纳米嵌入式闪存 (EmbFlash) 工艺技术上展开合作,Altera公司将采用台积公司的55纳米前沿嵌入式闪存工艺技术生产可程序器件,广泛支持汽车及工业等各类市场的多种低功耗、大批量应用。
2013-04-16 09:05:09
1246 半导体设计公司新思科技 (Synopsys) 17 日宣布,将与晶圆代工龙头台积电合作推出针对高效能运算 (High Performance Compute) 平台的创新技术,而这些新技术是由新思科技与台积电合作的 7 纳米制程 Galaxy 设计平台的工具所提供。
2016-10-18 10:55:37
1097 ,车规级高精度实时时钟芯片(RTC)国内一直处于空白状态。 大普通信全新推出的车规级高精度RTC系列--INS5A8900 INS5A8804,采用自主研发设计的芯片、高精度温补算法和全流程自动测试系统及设备,由战略供应伙伴泰晶提供车规级石
2022-08-03 17:29:27
2468 
2023年2月20日,国民技术在深圳正式推出 兼具通用性、硬件安全性和车规级高可靠性等优势特性的N32A455系列车规级MCU 并宣布量产。这是继N32S032车规级EAL5+安全芯片之后,国民技术
2023-02-21 13:51:27
1036 
3nm 时代来临了!Cadence 在 2023 年 TSMC 北美技术研讨会期间发布了面向台积电 3nm 工艺(N3E)的 112G 超长距离(112G-ELR)SerDes IP 展示,这是
2023-05-19 16:25:12
1405 
1. 台积电首次提及 1.4nm 工艺技术,2nm 工艺按计划 2025 年量产 台积电在近日举办的 IEEE 国际电子器件会议(IEDM)的小组研讨会上透露,其 1.4nm 级工艺制程研发已经
2023-12-14 11:16:00
1711 ` 观点:在技术领先的优势下,台积电获得苹果iPhone5芯片追加订单已成事实。然而,在iPhone 5推出后,苹果已朝下一世代A7处理器迈进,台积电凭借技术领先的优势,预估未来1-2年内
2012-09-27 16:48:11
车规级GPS模块有哪些特征?
2021-05-18 06:54:02
、国家级专精特新小巨人企业、上海市科技小巨人企业、上海市专利试点企业。公司拥有领先的核心架构、算法实现、安全防护和系统集成等芯片设计技术,自主研发的产品包括安全芯片、车规级芯片、MCU芯片等通过了
2023-02-03 12:00:10
`各位今天聊聊车规级的芯片选型。如果需要的芯片没有车规级别的,但又工业级别的。从稳定性,可靠性方面考虑,应该要层元器件的那些特性为主要的考虑因素呢,是温度?`
2015-10-15 14:22:18
PCA9685是车规级的么?我想要一个车规级的PWM输出信号芯片(引脚越多越好)有没有推荐。TLC5940-EP怎么样
2021-05-24 09:43:54
` 谁来阐述一下什么是车规级芯片?`
2019-10-18 10:55:55
业界对哪种半导体工艺最适合某一给定应用存在着广泛的争论。虽然某种特殊工艺技术能更好地服务一些应用,但其它工艺技术也有很大的应用空间。像CMOS、BiCMOS、砷化镓(GaAs)、磷化铟(InP
2019-07-05 08:13:58
业界对哪种半导体工艺最适合某一给定应用存在着广泛的争论。虽然某种特殊工艺技术能更好地服务一些应用,但其它工艺技术也有很大的应用空间。像CMOS、BiCMOS、砷化镓(GaAs)、磷化铟(InP
2019-08-20 08:01:20
拟设计迁移流程和台积公司的增强型工艺设计套件(PDKs),我们能够实现设计方案的复用,高效地在业界广泛采用的工艺技术上进行迁移,并受益于全新工艺技术在性能、功耗及面积方面的优化。”IBM研究中心全球半导体
2023-04-03 16:03:26
基于Richtek RTQ7880的车规级充电装置有哪些核心技术优势?
2021-08-06 06:19:11
生产。如果台积电真的能够完全按照这一时间展开工作的话,那么就将使该公司彻底走在了芯片制造领域的最前端。 目前,业内设备制造厂商大多刚刚开始拥抱14纳米芯片工艺,苹果最新的iPhone 6s系列就是
2016-01-25 09:38:11
请问车规级芯片到底有哪些要求?
2021-06-18 07:56:37
2023年2月20日,国民技术在深圳正式推出兼具通用性、硬件安全性和车规级高可靠性等优势特性的N32A455系列车规级MCU并宣布量产。这是继N32S032车规级EAL5+安全芯片之后,国民技术发布
2023-02-20 17:44:27
新思科技与中芯国际合作推出用于中芯65纳米低漏电工艺技术的、获得USB标志认证的DesignWareUSB 2.0 nanoPHY
通过芯片验证的DesignWare PHY IP
2010-05-20 17:39:09
898 随着芯片微缩,开发先进工艺技术的成本也越来越高。TSMC对外发言人孙又文表示,台积电会继续先进工艺技术节点的投入和开发,今年年底台积电将推出20nm工艺
2012-08-30 14:34:30
2301 美国加州圣何塞(2014年9月26日)-全球知名的电子设计创新领导者Cadence设计系统公司(NASDAQ: CDNS)今日宣布为台积电16纳米FinFET+ 制程推出一系列IP组合。
2014-10-08 19:19:22
1242 关键词:180nm , CMOS工艺技术 , Synopsys , 非易失性存储器IP , 可重编程 全球领先的半导体设计、验证和制造软件及知识产权(IP)供应商新思科技有限公司(Synopsys
2018-10-14 17:36:01
845 基于7nm工艺技术的控制器和PHY IP具有丰富的产品组合,包括LPDDR4X、MIPI CSI-2、D-PHY、PCI Express 4.0以及安全IP。
IP解决方案支持TSMC 7nm工艺技术所需的先进汽车设计规则,满足可靠性和15年汽车运行要求。
2018-10-18 14:57:21
7323 新思科技(Synopsys)推出支持TSMC 7nm FinFET工艺技术的汽车级DesignWare Controller和PHY IP。DesignWare LPDDR4x、MIPI CSI-2
2018-11-13 16:20:23
2042 关键词:5nm , Compiler , PrimeTime 新思科技(Synopsys)宣布其数字和定制设计平台通过了TSMC最先进的5nm EUV工艺技术认证。该认证是多年广泛合作的结果,旨在
2018-10-27 22:16:01
685 新思科技(Synopsys,Inc.纳斯达克股票代码:SNPS)近日宣布为DDR5/4非易失性双列直插式内存模块(NVDIMM-P),推出业内首个验证IP (VIP)。NVDIMM-P是新一代存储
2019-05-17 09:43:48
3736 新思科技近日宣布与GLOBALFOUNDRIES (GF)合作,针对GF的12纳米领先性能(12LP) FinFET工艺技术,开发覆盖面广泛的DesignWare® IP组合,包括多协议25G
2019-07-05 09:13:13
3813 6月11日消息,Moortec今天宣布其深度嵌入式监控产品组合再添新成员 -- 基于台积电N5工艺技术的分布式热传感器(DTS)。Moortec高度微粒化DTS的面积只有一些标准芯片内热传感器
2020-06-15 15:04:32
2766 Moortec宣布其深度嵌入式监控产品组合再添新成员 -- 基于台积电N5工艺技术的分布式热传感器(DTS)。Moortec高度微粒化DTS的面积只有一些标准芯片内热传感器解决方案的七分之一,还支持
2020-08-04 15:00:02
1077 、DDR5、LPDDR5、MIPI、OTP NVM等 ●新思科技与GF的长期合作,成功实现了DesignWare IP核从180nm到12nm的开发,并可应用于广泛领域 新思科技(Synopsys)近日宣布
2020-11-03 16:48:08
2984 为台积电带来了近 10 亿美元的营收。 同此前的 7nm 工艺一样,台积电的 5nm 工艺也不只一代,他们还将推出第二代的 5nm 工艺,也就是他们所说的 N5P。 在 8 月底的全球技术论坛期间,台积电曾披露,同第一代 5nm 工艺相比,第二代 5nm 工艺所制造的芯片,理论上性能将提升
2020-11-06 16:19:02
2235 目前 iPhone 12 型号中所使用的 A14 Bionic 是智能手机行业内首款基于 5nm 生产工艺的芯片。不过报道称苹果和台积电还将朝着更小的节点推进。研究公司 TrendForce 今天
2020-11-19 15:32:12
3319 台湾研究公司 TrendForce 今天报道,苹果计划在 2021 年 iPhone 中将台积电的下一代 5nm + 工艺用于 A15 芯片。台积电的网站显示,5nm + 工艺(被称为 N5P)是其 5nm 工艺的“性能增强版本”,它将提供额外的功率效率和性能改进。
2020-11-30 15:19:00
2323 
领先的移动和汽车SoC半导体IP提供商Arasan Chip Systems今天宣布,用于台积公司22nm工艺技术的eMMC PHY IP立即可用 加利福尼亚州圣何塞2021年1月21日 /美通社
2021-01-21 10:18:23
3344 解决方案主要针对高级辅助驾驶系统(ADAS)和自动驾驶(AD)应用,合作计划于2022年进行风险试产。 N5P工艺是台积电5nm工艺系列技术之一,是目前业内最先进的工艺技术。随着产能的不断攀升,N5
2021-02-05 11:50:27
2702 最大的RISC-V架构厂商SiFive近日宣布,其OpenFive部门已成功采用台积电(TSMC)的N5工艺技术流片公司首个SoC,采用2.5D封装HBM3存储单元,带宽7.2Gbps。在半导体行业中,流片意味着芯片设计大功告成,一般会在一年内投入商用。
2021-05-01 09:33:00
3547 
新思科技高质量接口和基础IP核获得20多家领先半导体公司的采用,涵盖汽车、移动和高性能计算市场。
2021-06-29 14:46:55
833 新的 S32 系列汽车处理器中,已经用到了台积电的 16nm 工艺技术,而NXP本身也是N5A的重要潜在客户。 对于N5A,台积电声称其是世界上最先进的汽车半导体技术,目的是为了满足更密集的汽车应用对计算能力不断增长的需求,例如支持人工智能的驾驶员辅助和车辆驾驶舱的数
2021-07-14 15:28:56
898 、集成化的 RTL-to-GDS 流程,面向 N3 和 N4 工艺技术,旨在达成最佳 PPA 目标 中国上海,2021 年 10 月 22 日—楷登电子(美国 Cadence 公司,NASDAQ:CDNS
2021-10-26 15:10:58
3128 电子发烧友网报道(文/吴子鹏)近日,全球晶圆代工龙头台积电宣布推出4nm制程工艺——N4P,希望借此赢得明年苹果公司A16处理器代工订单。台积电表示,凭借5nm(N5)、4nm(N4)、3nm(N
2021-10-30 11:25:16
9830 通过与台积公司在早期的持续合作,我们为采用台积公司先进的N3制程技术的设计提供了高度差异化的解决方案,让客户更有信心成功设计出复杂的SoC。
2021-11-02 09:24:25
687 双方合作涵盖新思科技的Interface IP、基于TSMC 3DFabric™的设计解决方案以及针对台积公司N4制程技术的PPA优化。
2021-11-08 11:54:45
782 技(Synopsys)近日宣布其数字定制设计平台已获台积公司N3制程技术认证,双方将共同优化下一代芯片的功耗、性能和面积(PPA)。基于多年的密切合作,本次经严格验证的认证是基于台积公司最新版本的设计规则手册(DRM)和制程设计套件(PDK)。此外,新思科技
2021-11-16 11:06:32
2326 、传感器和其他类;目前各类芯片巨头均大多来自国外厂商。 控制类芯片包括AI芯片和MCU(单片机)芯片,我们常说的车规级芯片更多的是指AI芯片,属于系统级的SOC芯片,性能最为强大。 2021年车规级IGBT芯片上市公司有哪些 1.比亚迪 2.露笑科
2021-12-09 14:23:24
21726 双方的共同客户可采用新思科技面向英特尔工艺技术的领先EDA和IP解决方案,实现降低设计风险并加速产品上市的目标。
2022-03-02 14:16:39
1509 5月5日,成都锐成芯微科技股份有限公司(以下简称:锐成芯微)发布旗下全新品牌商标——SuperMTP®,该新商标用于统一已推出的MTP IP产品线中面向汽车电子应用的车规级嵌入式多次可编程存储IP系列产品。
2022-05-05 10:27:44
1980 新思科技(Synopsys)近日推出面向台积公司N6RF工艺的全新射频设计流程,以满足日益复杂的射频集成电路设计需求。
2022-06-24 14:30:13
1700 新思科技数字和定制设计流程获得台积公司的N3E和N4P工艺认证,并已推出面向该工艺的广泛IP核组合。
2022-07-12 11:10:51
1781 设计创新。客户已开始使用最新的台积电工艺技术和经过认证的 Cadence 流程来实现最佳的功率、性能和面积(PPA)目标,并缩短上市时间。
2022-10-27 11:01:37
2278 ,纳斯达克股票代码:SNPS )近日宣布,得益于与台积公司的长期合作,新思科技针对台积公司N3E工艺技术取得了多项关键成就,共同推动先进工艺节点的持续创新。新思科技经产品验证的数字和定制设计流程已在台积公司N3E工艺上获得认证。此外,该流程和新思科技广泛的
2022-11-08 13:37:19
1955 3E工艺技术取得了多项关键成就,共同推动先进工艺节点的持续创新。新思科技经产品验证的数字和定制设计流程已在台积公司N3E工艺上获得认证。此外,该流程和新思科技广泛的基础IP、接口IP组合已经在台积公司N3E工艺上实现了多项成功流片,助力合
2022-11-10 11:15:22
1158 为满足5G/6G SoC对性能和功耗的严苛需求,新思科技(Synopsys,Inc.,纳斯达克股票代码:SNPS)、Ansys和是德科技近日宣布,推出针对台积公司16纳米精简型工艺技术(16FFC
2022-11-16 16:24:19
1294 为满足客户对异构计算密集型应用的复杂要求,新思科技(Synopsys,Inc.,纳斯达克股票代码:SNPS)近日宣布,推出业界领先的全面EDA和IP解决方案,面向采用了台积公司先进N7、N5和N
2022-11-16 16:25:43
1653 Ansys凭借实现灵活的功耗/性能权衡,通过台积电N3E工艺技术创新型FINFLEX架构认证 主要亮点 Ansys Redhawk-SC与Ansys Totem电源完整性平台荣获台积电N
2022-11-17 15:31:57
1502 新思科技(Synopsys, Inc.)近日宣布,推出全面EDA和IP解决方案,面向采用了台积公司先进N7、N5和N3工艺技术的2D/2.5D/3D多裸晶芯片系统。基于与台积公司在
2022-12-01 14:10:19
991 新思科技连续12年被评为“台积公司OIP年度合作伙伴” 该合作推动了多裸晶芯片系统的发展和先进节点设计 奖项涵盖数字和定制设计、IP、以及基于云的解决方案 推出毫米波(mmWave)射频(RF
2022-12-14 18:45:02
1339 2023年2月20日,国民技术在深圳正式推出兼具通用性、硬件安全性和车规级高可靠性等优势特性的N32A455系列车规级MCU并宣布量产。这是继N32S032车规级EAL5+安全芯片之后,国民技术
2023-02-20 19:32:34
2973 来源:Cadence楷登 2023年4月26日,楷登电子近日宣布基于台积电 3nm(N3E)工艺技术的 Cadence® 16G UCIe™ 2.5D 先进封装 IP 成功流片。该 IP 采用台积电
2023-04-27 16:35:40
1377 
,包括最新的 N3E 和 N2 工艺技术。这一新的生成式设计迁移流程由 Cadence 和台积电共同开发,旨在实现定制和模拟 IC 设计在台积电工艺技术之间的自动迁移。与人工迁移相比,已使用该流程的客户成功地将迁移时间缩短了 2.5 倍。
2023-05-06 15:02:15
1934 ™ 软件、Calibre® PERC™软件、Calibre® xACT™软件和 Calibre® nmLVS 软件。 此外西门子的 Analog FastSPICE 平台也已经获得台积电 N5A、N3E 和 N2 工艺认证。而且 mPower 数
2023-05-11 18:25:30
3360 针对台积公司16FFC的79GHz毫米波射频设计流程加速自动驾驶系统中射频集成电路的开发。 新思科技、Ansys和是德科技近日宣布,推出针对台积公司16纳米精简型工艺技术(16FFC)的全新
2023-05-17 05:45:01
878 
三家全球领先公司紧密协作,以满足基于台积公司先进技术的设计在芯片、封装和系统等方面的挑战 加利福尼亚州山景城, 2023 年 5 月 17 日 – 新思科技(Synopsys, Inc.,纳斯达克
2023-05-17 15:43:06
450 3DFabric™技术和3Dblox™标准中的合作,新思科技能够为台积公司先进的7纳米、5纳米和3纳米工艺技术上的多裸晶芯片系统设计,提供业界领先的全方位EDA和IP解决方案。台积公司先进工艺技术集成
2023-05-18 16:04:08
1365 集成以实现下一阶段的系统可扩展性和功能。得益于与台积公司在3DFabric技术和3Dblox标准中的合作,新思科技能够为台积公司先进的7纳米、5纳米和3纳米工艺技术上的多裸晶芯片系统设计,提供业界领先的全方位EDA和IP解决方案。台积公司先进工
2023-05-22 22:25:02
876 
新思科技一直与台积公司保持合作,利用台积公司先进的FinFET工艺提供高质量的IP。近日,新思科技宣布在台积公司的N3E工艺上成功完成了Universal Chiplet Interconnect
2023-05-25 06:05:02
1446 2023年2月20日,国民技术在深圳正式推出兼具通用性、硬件安全性和车规级高可靠性等优势特性的N32A455系列车规级MCU并宣布量产。这是继N32S032车规级EAL5+安全芯片之后,国民技术发布
2023-03-18 10:27:55
1603 
面向三星8LPU、SF5 (A)、SF4 (A)和SF3工艺的新思科技接口和基础IP,加速先进SoC设计的成功之路 摘要: 新思科技接口IP适用于USB、PCI Express、112G以太网
2023-06-30 13:40:14
729 的“耳目”。 新思科技一直走在芯片监控解决方案的前沿,而这些解决方案是新思科技芯片生命周期管理(SLM)系列的一部分。最近, 新思科技在台积公司N5和N3E工艺上完成了PVT监控IP测试芯片的流片 。这是一个里程碑式的成功。从此,那些准备在这些先进节点
2023-07-11 17:40:01
1829 存储器、TCAM和GPIO,可以在各先进节点上提供行业领先的功耗、性能和面积(PPA) 新思科技车规级IP集成到三星的工艺中,有助于确保ADAS、动力总成和雷达SoC的长期运行并提高可靠性 三星工艺中集成了广泛的IP组合,并在新思科技经过认证的数字和定制设计流程的加持下,共同加速流片成功
2023-07-26 17:40:03
988 基于台积公司N3E工艺技术的新思科技IP能够为希望降低集成风险并加快首次流片成功的芯片制造商建立竞争优势
2023-08-24 17:37:47
1737 。 Synopsys.ai™ EDA解决方案中的模拟设计迁移流程可实现台积公司跨工艺节点的快速设计迁移。 新思科技接口IP和基础IP的广泛产品组合正在开发中,将助力缩短设计周期并降低集成风险。 加利福尼亚州桑尼维尔, 2023 年 10 月 18 日 – 新思科技(Synopsys, I
2023-10-19 11:44:22
918 用于集成电路(IC)验证sign-off的Calibre nmPlatform工具现已获得台积电的N2工艺认证,可为早期采用台积电N2工艺技术的厂商提供全面支持。
2023-10-20 12:37:22
877 设计质量的同时,节省数周的手动迭代时间。 新思科技可互操作工艺设计套件(iPDK)适用于台积公司所有FinFET先进工艺节点,助力开发者快速上手模拟设计。 新思科技携手Ansys 和 Keysight 共同推出全新射频设计参考流程,能够为现代射频集成电路设计提供完整解决方案。 加利福
2023-10-24 11:41:37
962 新思科技近日宣布,其数字和定制/模拟设计流程已通过台积公司N2工艺技术认证,能够帮助采用先进工艺节点的SoC实现更快、更高质量的交付。新思科技这两类芯片设计流程的发展势头强劲,其中数字设计流程已实现
2023-10-24 16:42:06
1394 新思科技(Synopsys, Inc.)近日宣布,面向台积公司N5A工艺推出业界领先的广泛车规级接口IP和基础IP产品组合,携手台积公司推动下一代“软件定义汽车”发展,满足汽车系统级芯片(SoC)的长期可靠性和高性能计算需求。
2023-10-24 17:24:56
1695 科技(Keysight)、Ansys共同推出面向台积公司业界领先N4PRF工艺(4纳米射频FinFET工艺)的全新参考流程。该
2023-10-30 16:13:05
902 和 M-PHY ,以及 USB IP 产品都遵循了 TSMC N5A 工艺领先的车载等级设计规则。 新思科技宣布面向台积公司N5A工艺推出业界领先的广泛车规级接口IP和基
2023-10-31 09:18:44
1918 模拟设计 新思科技携手Ansys 和 Keysight 共同推出全新射频设计参考流程,能够为现代射频集成电路设计提供完整解决方案 新思科技(Synopsys)近日宣布,其模拟设计迁移流程已应用于台积公司N4P、N3E 和 N2 在内的多项先进工艺。作为新思科技定制设计系列产品
2023-11-09 10:59:40
1588 、汽车和高性能计算设计的开发和硅片成功。在2023年台积公司北美OIP生态系统论坛上,新思科技展示的解决方案数量远超从前,进一步突显了新思科技与台积公司及其合作伙伴面向台积公司先进工艺和3DFabric技术的成熟解决方案方面的紧密合作。
2023-11-14 10:31:46
1202 。 新思科技接口IP组合已在台积公司N3E工艺上实现硅片成功,能够降低集成风险,加快产品上市时间,并针对台积公司N3P工艺提供一条快速开发通道。 集成3Dblox 2.0标准的全面多裸晶芯片系统解决方案提高了快速异构集成的生产率。 新思科技携手A
2023-11-14 14:18:45
745 全新参考流程针对台积公司 N4PRF 工艺打造,提供开放、高效的射频设计解决方案。
2023-11-27 16:54:02
1430 12 月 14 日消息,台积电在近日举办的 IEEE 国际电子器件会议(IEDM)的小组研讨会上透露,其 1.4nm 级工艺制程研发已经全面展开。同时,台积电重申,2nm 级制程将按计划于 2025
2023-12-18 15:13:18
1174 ; 新思科技广泛的高质量 IP组合降低集成风险并加快产品上市时间,为采用Intel 18A 工艺的开发者提供了竞争优势; 新思科技 3DIC Compiler提供了覆盖架构探索到签收的统一平台,可实现采用
2024-03-05 10:16:59
1021 新思科技(Synopsys)近日宣布完成对Intrinsic ID的收购,后者是用于系统级芯片(SoC)设计中物理不可克隆功能(PUF)IP的领先提供商。
2024-04-01 17:11:07
1079 英特尔的测试芯片Pike Creek由基于Intel 3技术制造的英特尔UCIe IP小芯片组成。它与采用台积电公司N3工艺制造的新思科技UCIe IP测试芯片形成组合。
2024-04-18 14:22:54
1759 新思科技携手台积公司共同开发人工智能驱动的芯片设计流程以优化并提高生产力,推动光子集成电路领域的发展,并针对台积公司的2纳米工艺开发广泛的IP组合 摘要: 由Synopsys.ai™ EDA
2024-05-11 11:03:49
695 
新思科技EDA事业部战略与产品管理副总裁Sanjay Bali表示:“新思科技在可投产的EDA流程和支持3Dblox标准的3DIC Compiler光子集成方面的先进成果,结合我们广泛的IP产品组合,使得我们与台积公司能够助力开发者基于台积公司先进工艺加速下一代芯片设计创新。
2024-05-11 16:25:42
1016 新思科技近日与台积公司宣布,在先进工艺节点设计领域开展了广泛的EDA和IP合作。双方的合作成果已经成功应用于一系列人工智能、高性能计算和移动设计领域,取得了显著成效。
2024-05-13 11:04:48
931 由Synopsys.ai EDA套件赋能可投产的数字和模拟设计流程能够针对台积公司N3/N3P和N2工艺,助力实现芯片设计成功,并加速模拟设计迁移。
2024-05-14 10:36:48
1197 
半导体技术领域的发展速度十分惊人,新思科技与台积公司(TSMC)始终处于行业领先地位,不断突破技术边界,推动芯片设计的创新与效率提升。我们与台积公司的长期合作催生了众多行业进步,从更精细的工艺节点到更高层次的系统集成,创造了无限可能。
2024-10-31 14:28:17
1022 在成功推出车规级I2C接口高精度RTC芯片INS5A8900与INS5A8804后,大普技术再次发力,最新发布了车规级SPI接口超宽温高精度RTC系列——INS5A4000。 INS5A4000系列
2025-02-08 10:23:01
1057 同时宣布针对台积公司 N3C 工艺的工具认证完成,并基于台积公司最新 A14 技术展开初步合作 中国上海,2025 年 5 月 23 日——楷登电子(美国 Cadence 公司,NASDAQ
2025-05-23 16:40:04
1714 新思科技近日宣布持续深化与台积公司的合作,为台积公司的先进工艺和先进封装技术提供可靠的EDA和IP解决方案,加速AI芯片设计和多芯片设计创新。
2025-05-27 17:00:55
1040 新思科技与是德科技宣布联合推出人工智能(AI)驱动的射频设计迁移流程,旨在加速从台积公司N6RF+向N4P工艺的迁移,以满足当今要求严苛的无线集成电路应用对性能的需求。全新的射频设计迁移工作流程以台
2025-06-27 17:36:15
1350 上市周期,以满足 AI 和 HPC 客户的应用需求。Cadence 与台积公司在 AI 驱动的 EDA、3D-IC、IP 及光子学等领域展开了紧密合作,推出全球领先的半导体产品。
2025-10-13 13:37:59
2087 新思科技近日宣布,其旗下的Ansys仿真和分析解决方案产品组合已通过台积公司认证,支持对面向台积公司最先进制造工艺(包括台积公司N3C、N3P、N2P和A16)的芯片设计进行准确的最终验证检查。两家公司
2025-10-21 10:11:05
435 新思科技近期宣布,其LPDDR6 IP已在台积公司 N2P 工艺成功流片,并完成初步功能验证。这一成果不仅巩固并强化了新思科技在先进工艺节点 IP 领域的领先地位,同时也为客户提供可信赖的、经硅片验证的IP选择,可满足移动通讯、边缘 AI 及高性能计算等更高存储带宽需求的应用场景。
2025-10-30 14:33:48
1873 
评论