资料介绍
The Teridian 73M2901CE supports the use of a host-based software module for V.42 / MNP 2-4 Error correction Protocol and SDLC operation. These protocol operations require a special mode from the 73M2901CE called quasi-synchronous. This mode of operation is enabled via the ATY4 command. Quasi-synchronous operation (sometimes called the pseudo-synchronous) is a feature of the 73M2901CE modem to perform an asynchronous to synchronous conversion (and vice versa) to the data going over the DTE interface to and from the Host system. The following discussion describes the operation of this mode. HDLC, SDLC, as well as V.42 and MNP Error control protocols, use a synchronous data format. The data is sent via 8 bit octets synchronized by the Transmit and Receive Clocks. A problem arises when sending data to and from the host system because most hosts do not have a synchronous connection to the modem data pump. These systems generally only have an asynchronous UART for sending and receiving serial data. A UART does not use the Transmit and Receive Clocks from the modem; instead it transfers data as characters using extra bits called Start and Stop bits to convey timing information. If the UART is not sending data, the Transmit pin is held in a high, or in a “Marking” state. If the UART wishes to transmit a byte (Octet) of data, a “Start Bit” is transmitted first. A Start Bit or low state is sent for one bit time before the first bit of data is transmitted. After the 8 bits of data are transmitted, the UART returns to the high, or “Marking” state for an additional bit time before more data can be transmitted. This trailing “Marking” time is called the “Stop Bit”。 These extra bits added to the data stream represent 20% more data than what would normally be transmitted with the data bits only. Synchronous data, without a protocol, does not add overhead to the actual data.
- HDLC协议IP核的设计与实现
- 如何使用FPGA实现HDLC协议控制器 15次下载
- 采用FPGA实现同步、帧同步系统的设计 12次下载
- 基于DSP与FPGA实现的HDLC系统 1次下载
- 基于DSP与FPGA实现的HDLC 0次下载
- 异步传输方式的HDLC协议的实现 62次下载
- 基于FPGA的HDLC协议控制器 93次下载
- 基于DSP和FPGA的HDLC协议通讯电路设计 98次下载
- WTB网络HDLC在FPGA中的实现
- 基于FPGA的高速同步HDLC通信控制器设计
- 准同步采样技术及其DSP实现方法
- 准同步采样技术及其DSP实现方法
- 基于 ARM 的HDLC 通信的DMA实现
- 基于ARM的HDLC通信的DMA实现
- 准同步宽带CDMA卫星移动通信分析
- SATA主机协议的物理层的实现过程 384次阅读
- 什么是RS485?浅谈RS485组网方式 4126次阅读
- 同步模式下OpenVINO2023 SDK的推理方式 908次阅读
- 如何利用DS31256 HDLC控制器实现间隔时钟应用 920次阅读
- Rsync远程数据同步工具简介 930次阅读
- 采用Quartus II软件和EP2C5芯片实现新型位同步提取电路的设计 3705次阅读
- 采用电流型控制芯片UC3846实现电源交错并联时的同步运行设计 7636次阅读
- 国内地铁采用什么供电方式 3.7w次阅读
- USB控制主机的测试及原理 2375次阅读
- 如何采用STM32配置SPI实现同步通信 6211次阅读
- 详解电梯系统涉及到的两种主机:异步主机与同步主机 2.1w次阅读
- 针对飞控模拟装置的HDLC协议控制器的设计 2843次阅读
- pwm调制原理同步调制_几种pwm调制方式介绍 7w次阅读
- 如何实现功率测量的“神同步” 3115次阅读
- 采用扫描振镜与高温计的激光焊接技术 1568次阅读
下载排行
本周
- 1电子电路原理第七版PDF电子教材免费下载
- 0.00 MB | 1489次下载 | 免费
- 2单片机典型实例介绍
- 18.19 MB | 91次下载 | 1 积分
- 3S7-200PLC编程实例详细资料
- 1.17 MB | 27次下载 | 1 积分
- 4笔记本电脑主板的元件识别和讲解说明
- 4.28 MB | 18次下载 | 4 积分
- 5开关电源原理及各功能电路详解
- 0.38 MB | 9次下载 | 免费
- 6基于AT89C2051/4051单片机编程器的实验
- 0.11 MB | 4次下载 | 免费
- 7基于单片机和 SG3525的程控开关电源设计
- 0.23 MB | 3次下载 | 免费
- 8基于单片机的红外风扇遥控
- 0.23 MB | 3次下载 | 免费
本月
- 1OrCAD10.5下载OrCAD10.5中文版软件
- 0.00 MB | 234313次下载 | 免费
- 2PADS 9.0 2009最新版 -下载
- 0.00 MB | 66304次下载 | 免费
- 3protel99下载protel99软件下载(中文版)
- 0.00 MB | 51209次下载 | 免费
- 4LabView 8.0 专业版下载 (3CD完整版)
- 0.00 MB | 51043次下载 | 免费
- 5555集成电路应用800例(新编版)
- 0.00 MB | 33562次下载 | 免费
- 6接口电路图大全
- 未知 | 30319次下载 | 免费
- 7Multisim 10下载Multisim 10 中文版
- 0.00 MB | 28588次下载 | 免费
- 8开关电源设计实例指南
- 未知 | 21539次下载 | 免费
总榜
- 1matlab软件下载入口
- 未知 | 935053次下载 | 免费
- 2protel99se软件下载(可英文版转中文版)
- 78.1 MB | 537791次下载 | 免费
- 3MATLAB 7.1 下载 (含软件介绍)
- 未知 | 420026次下载 | 免费
- 4OrCAD10.5下载OrCAD10.5中文版软件
- 0.00 MB | 234313次下载 | 免费
- 5Altium DXP2002下载入口
- 未知 | 233045次下载 | 免费
- 6电路仿真软件multisim 10.0免费下载
- 340992 | 191183次下载 | 免费
- 7十天学会AVR单片机与C语言视频教程 下载
- 158M | 183277次下载 | 免费
- 8proe5.0野火版下载(中文版免费下载)
- 未知 | 138039次下载 | 免费
评论
查看更多