实现数据转换器的接地并揭开AGND和DGND的谜团

　　目前的信号处理系统一般需要混合信号器件，例如模数转换器 （ADC）、数模转换器 （DAC）

　　和快速数字信号处理器 （DSP）。由于需要处理宽动态范围的模拟信号，因此拥有高性能

　　ADC 和 DAC 显得更加重要。在恶劣的数字环境内，能否保持宽动态范围和低噪声与采用

　　良好的高速电路设计技术密切相关，包括适当的信号路由、去耦和接地。

　　过去，一般认为“高精度、低速”电路与所谓的“高速”电路有所不同。对于 ADC 和

　　DAC，采样（或更新）频率一般用作区分速度标准。不过，以下两个示例显示，实际操作

　　中，目前大多数信号处理 IC 真正实现了“高速”，因此必须作为此类器件来对待，才能保

　　持高性能。DSP、ADC 和 DAC 均是如此。

　　所有适合信号处理应用的采样 ADC（内置采样保持电路的 ADC）均采用具有快速上升和

　　下降时间（一般为数纳秒）的高速时钟工作，即使吞吐量看似较低也必须视为高速器件。

　　例如，中速 12 位逐次逼近型 （SAR） ADC 可采用 10 MHz 内部时钟工作，而采样速率仅为

　　500 kSPS。

　　Σ-Δ 型 ADC 具有高过采样比，因此还需要高速时钟。即使是高分辨率、所谓的“低频”Σ-Δ

　　工业测量 ADC（吞吐速率 10 Hz 至 7.5 kHz）也采用 5 MHz 或更高时钟工作，并且提供高

　　达 24 位的分辨率（例如 ADI 公司的 AD77xx 系列）。

　　更复杂的是，混合信号 IC 具有模拟和数字两种端口，因此如何使用适当的接地技术就更

　　加茫然。此外，某些混合信号 IC 具有相对较低的数字电流，而另一些具有高数字电流。

　　许多情况下，两种类型必须区分对待，才能实现最佳接地

　　数字和模拟设计工程师倾向于从不同角度考察混合信号器件，本教程旨在确立适用于大多

　　数混合信号器件的一般接地原则，而不必了解内部电路的具体细