利用Cadence ALlegro进行PCB级的信号完整性仿

随着信息宽带化和高速化的发展，以前的低速PCB已完全不能满足日益增长信息化发展的需要，而高速PCB的出现将对硬件人员提出更高的要求，仅仅依靠自己的经验去布线，会顾此失彼，造成研发周期过长， 浪费财力物力，生产出来的产品不稳定。一般认为高速PCB是指其数字信号边沿上升时间小于4倍信号传输时延，这种高速PCB的信号线必须按照传输线理论去设计，否则将会严重影响信号的完整性。Cadence公司针对PCB Design Studio发布一个功能
非常实用的高速电路设计及信号完整性分析的工具选件--ALLEGRO PCB。利用这个仿真软件能够根据叠层的排序，PCB的介电常数，介质的厚度， 信号层所处的位置以及线宽等等来判断某一]PCB线条是否属于微带线、带状线、宽带耦合带状线， 并且根据不同的计算公式自动计算出信号线的阻抗以及信号的反射、串绕、电磁干扰等等，从而可以对布线进行约束以保证PCB的信号完整性。下面根据我们的具体实践， 介绍其基本使用方法。

由于我们在实际设计过程中，通常使用ORCAD进行电路前期设计，得到的是电路的max文件。为了利用Cadence进行电路仿真，首先需要将ORACD 的max文件转换为ALLEGRO的brd文件。完成这一转换的工具是Cadence公司提供的一组附件，该附件包含4 个文件， 分别是Layout.ctl, Layout.fnt，Layout.ini 和 Toallero.exe。使用时，需要设置好路径和环境变量，然后运行Toallegro.exe文件，在提示下输入所要转换的max文件名，就可以将max文件转换为brd文件。但是需要特别注意的是， 转换后的brd文件与原来的max文件相比有一些隐蔽性的问题， 列举如下：

首先，元件的焊盘名和封装名会出现问题，在ORCAD中合法的命名规则在ALLEGRO中则可能不合法。例如： 在ORCAD中可这样定义一个封装名“SBGA\1.27M\W31\P304”,但是在转换至AL-LEGRO的brd 文件时会转变为“SB-GA127ML31W31P304”；而在ORCAD中定义的焊盘名“9DTI0.038X0.032”在转换至ALLEGRO的brd文件时会转变为“9DTI0_038X0_32”。即，它将封装名的“\”删掉， 而将焊盘名的“.”改为“_”。有的焊盘名如果与ALLEGRO中的一些关键字重名，必须将其改名才能转换成功。

第二，它会给PCB自动加上默认叠层，然而ORCAD中没有叠层的选项。
第三，它不能将原来的各种线宽、间距带到ALLEGRO 中。
第四，在将ORCAD的max文件转换至ALLEGRO的brd文件后， 有时会发现转换后的brd文件在
ALLEGRO中虽然能够正常打开， 但是却不能正常存盘，它只能将PCB的brd文件存为*.SAV文件。解决的方法是在DOS环境下执行dbfix 命令纠正该错误。
第五，转换至ALLEGRO 的brd文件的装焊层有些元件值没有带过来，因此不能在ALLEGRO 的brd
文件中输出装焊图。
第六， 也是最重要的一点， 在ALLEGRO 中自动加上叠层后， 将原来的通孔焊盘按照默认叠层结构自动改变， 如果要调整叠层结构， 就必须对每一个通孔焊盘进行修改，否则会出现很严重的后果。因为在ALLEGRO 中每一层都定义了各种焊盘，根据不同的层进行选择，相比之下，ORCAD只在平面层上才定义热焊盘。