资料介绍
Verilog实例讲解
【例 3.1】4 位全加器 module adder4(cout,sum,ina,inb,cin); output[3:0] sum; output cout; input[3:0] ina,inb; input cin; assign {cout,sum}=ina+inb+cin; endmodule
【例 3.2】4 位计数器 module count4(out,reset,clk); output[3:0] out; input reset,clk; reg[3:0] out; always @(posedge clk) begin if (reset) out《=0; //同步复位 else out《=out+1; //计数 end endmodule
【例 3.3】4 位全加器的仿真程序 `timescale 1ns/1ns `include “adder4.v” module adder_tp; //测试模块的名字 reg[3:0] a,b; //测试输入信号定义为 reg 型 reg cin; wire[3:0] sum; //测试输出信号定义为 wire 型 wire cout; integer i,j; adder4 adder(sum,cout,a,b,cin); //调用测试对象 always #5 cin=~cin; //设定 cin 的取值 initial begin a=0;b=0;cin=0; for(i=1;i《16;i=i+1) #10 a=i; //设定 a 的取值 end 程序文本 - 2 - initial begin for(j=1;j《16;j=j+1)#10 b=j; //设定 b 的取值 end initial //定义结果显示格式 begin $monitor($time,,,“%d + %d + %b={%b,%d}”,a,b,cin,cout,sum); #160 $finish; end endmodule
【例 3.4】4 位计数器的仿真程序 `timescale 1ns/1ns `include “count4.v” module coun4_tp; reg clk,reset; //测试输入信号定义为 reg 型 wire[3:0] out; //测试输出信号定义为 wire 型 parameter DELY=100; count4 mycount(out,reset,clk); //调用测试对象 always #(DELY/2) clk = ~clk; //产生时钟波形 initial begin //激励信号定义 clk =0; reset=0; #DELY reset=1; #DELY reset=0; #(DELY*20) $finish; end //定义结果显示格式 initial $monitor($time,,,“clk=%d reset=%d out=%d”, clk, reset,out); endmodule
- verilog的135个经典实例 4次下载
- PLC实例讲解之计数器值以二进制输出资源下载 22次下载
- PLC实例讲解之加法指令写流水灯资源下载 10次下载
- ProE机构仿真基础教程实例讲解实践 10次下载
- python的经典实例相关讲解 9次下载
- LED流水灯的Verilog设计实例资料合集免费下载 20次下载
- Verilog的135个经典设计实例程序合集免费下载 108次下载
- FreeRTOS plus的用法实例讲解 19次下载
- TIDDR3的配置流程使用实例讲解 9次下载
- Verilog的135个经典设计实例 50次下载
- Verilog语言练习与讲解2 1次下载
- Verilog语言练习与讲解1 2次下载
- Verilog 入门的实例代码 19次下载
- 精品verilog实例程序代码 46次下载
- 应用Verilog HDL进行数字系统设计实例 87次下载
- SOC设计中Clock Gating的基本原理与应用讲解 468次阅读
- 例说Verilog HDL和VHDL区别 1374次阅读
- 讲一讲芯片设计中的verilog是什么 689次阅读
- 讲解MATLAB/Simulink HDL使用入门 830次阅读
- VHDL与Verilog硬件描述语言TestBench的编写 1127次阅读
- 二十进制编码器及Verilog HDL描述 Verilog HDL程序的基本结构及特点 1970次阅读
- System Verilog的概念以及与Verilog的对比 1009次阅读
- 什么样的Verilog代码风格是好的风格? 1194次阅读
- Verilog程序编写规范 3646次阅读
- Verilog的基础知识 2162次阅读
- Verilog系统函数和边沿检测 1909次阅读
- 关于Verilog语言标准层次问题 4825次阅读
- verilog是什么_verilog的用途和特征是什么 4.4w次阅读
- 关于verilog的学习经验简单分享 2742次阅读
- Verilog实现74LS194芯片设计程序 6467次阅读
下载排行
本周
- 1电子电路原理第七版PDF电子教材免费下载
- 0.00 MB | 1491次下载 | 免费
- 2单片机典型实例介绍
- 18.19 MB | 95次下载 | 1 积分
- 3S7-200PLC编程实例详细资料
- 1.17 MB | 27次下载 | 1 积分
- 4笔记本电脑主板的元件识别和讲解说明
- 4.28 MB | 18次下载 | 4 积分
- 5开关电源原理及各功能电路详解
- 0.38 MB | 11次下载 | 免费
- 6100W短波放大电路图
- 0.05 MB | 4次下载 | 3 积分
- 7基于单片机和 SG3525的程控开关电源设计
- 0.23 MB | 4次下载 | 免费
- 8基于AT89C2051/4051单片机编程器的实验
- 0.11 MB | 4次下载 | 免费
本月
- 1OrCAD10.5下载OrCAD10.5中文版软件
- 0.00 MB | 234313次下载 | 免费
- 2PADS 9.0 2009最新版 -下载
- 0.00 MB | 66304次下载 | 免费
- 3protel99下载protel99软件下载(中文版)
- 0.00 MB | 51209次下载 | 免费
- 4LabView 8.0 专业版下载 (3CD完整版)
- 0.00 MB | 51043次下载 | 免费
- 5555集成电路应用800例(新编版)
- 0.00 MB | 33562次下载 | 免费
- 6接口电路图大全
- 未知 | 30320次下载 | 免费
- 7Multisim 10下载Multisim 10 中文版
- 0.00 MB | 28588次下载 | 免费
- 8开关电源设计实例指南
- 未知 | 21539次下载 | 免费
总榜
- 1matlab软件下载入口
- 未知 | 935053次下载 | 免费
- 2protel99se软件下载(可英文版转中文版)
- 78.1 MB | 537793次下载 | 免费
- 3MATLAB 7.1 下载 (含软件介绍)
- 未知 | 420026次下载 | 免费
- 4OrCAD10.5下载OrCAD10.5中文版软件
- 0.00 MB | 234313次下载 | 免费
- 5Altium DXP2002下载入口
- 未知 | 233046次下载 | 免费
- 6电路仿真软件multisim 10.0免费下载
- 340992 | 191183次下载 | 免费
- 7十天学会AVR单片机与C语言视频教程 下载
- 158M | 183277次下载 | 免费
- 8proe5.0野火版下载(中文版免费下载)
- 未知 | 138039次下载 | 免费
评论