Xilinx Logicore IP极轴编码器解码器产品指南资料免费下载

　　极性编码器/解码器软IP核心支持极性编码和解码。极性代码是可配置的，可以逐块使用。

　　注：在本文档中，块是编码器或解码器处理的原子数据单元的通用术语。代码字是编码块的特定形式，在讨论用于生成代码块的代码参数时使用。

　　前向纠错（FEC）码（如极性码）提供了一种检测和纠正不可靠或有噪声通信信道上数据传输错误的方法。极性编码器/解码器核心为这些代码的编码和软判决解码提供了一个优化的块。代码可以通过axi4-lite总线指定。

　　前向纠错（FEC）码（如极性码）提供了一种检测和纠正不可靠或有噪声通信信道上数据传输错误的方法。极性编码器/解码器核心为这些代码的编码和软判决解码提供了一个优化的块。代码可以通过axi4-lite总线指定。

　　极轴编码器/解码器软IP核心是极轴代码的高度灵活的软决策实现，提供以下功能。

　　•能够在逐块或传输的基础上指定输入和输出的数量

　　•在axi4-lite接口上配置多达128个代码

　　•逐块选择代码

　　•码字大小从n=128到n=2048，k从20到n/2

　　•作为编码器，核心接受K位信息并输出N个编码位；作为解码器，核心接受N个软值对数似然比（LLR）并输出K个硬判决位。

　　•解码器接受8位软值LLR输入，假设外部饱和到对称范围

　　•仅支持按顺序执行块

　　•输入和输出上的宽数据接口

　　•单独的输入和输出流允许逐块提供控制参数和状态。

　　此Xlinx Logicore™IP模块根据Xlinx核心许可协议条款提供。模块作为vivado®设计套件的一部分提供。要完全访问模拟和硬件中的所有核心功能，必须为核心购买许可证。要生成完整许可证，请访问产品许可网页。评估许可证和硬件超时许可证可能适用于此核心或子系统。有关定价和可用性的信息，请联系您当地的Xilinx销售代表。

　　有关其他Xilinx Logicore IP模块的信息，请访问Xlinx知识产权页。有关其他Xilinx Logicore IP模块和工具的定价和可用性的信息，请联系您当地的Xilinx 销售代表。