使用FPGA设计实现外设电路的详细资料说明

　　FPGA 器件作为可编程逻辑主流硬件，近年来，应用越来越广泛，在现代科学技术中占有举足轻重的作用和地位。其外设电路作为芯片与外界输入方式之一， 是十分具有研究价值的。FPGA 器件不断增加新的模块，功能越来越强大，基于FPGA 的外设电路也顺应形势，不断升级。

　　本设计综合行列式键盘、LED 显示器、时钟一体，应用Verilog HDL 语言实现下述功能：计时功能，包括时分秒的计时；校时功能：对时分秒手动调整以校准时间；键盘功能： 应用4*4 行列式键盘， 可实现0-9 数字的直接输入； LED 动态扫描显示和闪烁，移位，灭零等功能，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ8.0 完成综合、仿真。本设计实现以上FPGA 各功能，可作为EDA 技术发展的价值体现。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。

　　计算机技术和微电子工艺的发展， 使得现代数字系统的设计和应用进入了新的阶段。电子设计自动化（ EDA）技术在数字系统设计中起的作用越来越重要，新的工具和新的设计方案不断推出， 可编程逻辑器件不断增加新的模块， 功能越来越强， 硬件设计语言也顺应形式，推出新的标准，更加好用，更加便捷。本设计主要以FPGA 器件、EDA 软件工具、Verilog HDL 硬件描述语言三方面内容作为主线，综合行列式键盘， LED 显示器件，以及时钟模块于一体， 实现三个主要模块的联动，输入部分为4*4 行列式键盘，具备0-9 十个数字键、修改/确认键、左右移动键，输出数据为6 位二进制代码，输出部分为六位7 段LED 数码管，可实现时分秒显示，时钟灭零显示，修改闪烁以及小数点秒闪烁功能。而顶层文件时钟模块则将输入输出部分联结起来， 实现时钟发生， 显示缓存， 数据修改， 移位，灭零等功能。另时钟产生模块采用FPGA 硬件内置66MHz 分频，产生250Hz，5Hz，1Hz 信号供时钟模块，输入输出模块使用。

　　本设计完全采用Verilog HDL 语言完成，此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。