超低功耗电子电路系统设计原则

超低功耗电子电路系统设计原则
以手机为代表的电池供电电路的兴起，为便携式仪表开创了一个新的纪元。超低功耗电路系统(包括超低功耗的电源、单片机、放大器、液晶显示屏等)已经对电路设计人员形成了极大的诱惑。毫无疑问，超低功耗电路设计已经对低功耗电路提出了挑战，并将扩展成为电子电路中的一个重要应用领域。
虽然超低功耗设计仍然是在CMOS集成电路(IC)基础上发展起来的，但是因为用户众多，数千种专用或通用超低功耗IC不断涌现，使设计人员不再在传统的CMOS型IC上下功夫，转而选择新型超低功耗IC，致使近年来产生了多种超低功耗仪表。电池供电的水表、暖气表和煤气表近几年能够发展起来就是一个证明。目前，电池供电的单片机则是超低功耗IC的代表。
本文将对超低功耗电路设计原则进行分析，并就怎样设计成超低功耗的产品作一些论述，从而证明了这种电路在电路结构和性价比等方面对传统电路极具竞争力。
1、CMOS集成电路的功耗分析
无论是低功耗还是超低功耗IC，主要还是建立在CMOS电路基础上的。虽然超低功耗IC对单元电路进行了新形式的设计，但作为功耗分析，仍然离不开CMOS电路基本原理。以74系列为代表的TTL集成电路，每门的平均功耗约为10mW；低功耗的TTL集成电路，每门平均功耗只有1mW。74系列高速CMOS电路，每门平均功耗约为10μW；而超低功耗CMOS通用小规模IC，整片的静态平均功耗却可低于10μW。传统的单片机，休眠电流常在50μA~2mA范围内；而超低功耗的单片机休眠电流可达到1μA以下。
CMOS电路的动态功耗不仅取决于负载，而且就电路内部而言，功耗与电源电压、集成度、输出电平以及工作频率都有密切联系。因此设计超低功耗电路时不得不对全部元件的内外性质做仔细分析。
CHMOS或CMOS电路的功耗特性一般可以表示为：
P=PD+PA
式中， P--总功耗
PD--静态功耗，
PD=VDD·IDD (1)
PA--动态功耗，
PA=PTC+PC＝VDD·ITC+Fclv2dd (2)
PTC --瞬时导通功耗
PC--输出电容充放电功耗
VDD--工作电源电压
IDD--静态时由电源流向电路内部的电流
ITC--脉冲电流的时间平均值
f--输入脉冲重复频率
CL--电路输出端的负载电容
式(1)为静态功耗表达式。其中，静态功耗电流IDD值常用于评价电路的静态功耗大小。它以电路中流经各PN结的反向漏电流为主，而且它与电源电压VDD有关，随着VDD的加大，IDD亦增大。
式(2)为总的动态功耗表达式。动态功耗体现在电路进行逻辑状态转换过程中内部消耗