如何使用抽取和内插技术研究无线电的多速率信号数字化

　　数字采样及数字下变频技术是研究软件无线电接收机的重要内容之一。其中针对多 种速率信号的采样，对可变的信号符号率与固定的系统采样率进行实时匹配问题，是研 究多速率信号数字化所遇到的难点问题之一． 文中通过抽取和内插技术的组合解决了这 一问题。并在此基础上着重研究了高速抽取和内插的多项滤波结构，为数据率的快速匹 配奠定了基础。

　　软件无线电是将无线电发信机的数字化点（A/D，D/A）尽可能靠近天线，理想情况是 在天线的后端进行射频采样，数字化后，所有的处理都可用具有软件定义的无线通信功 能模块来完成。由于受ADC器件的限制，无法直接对射频信号进行采样。因此，目前的 方案是在中频进行数字化，即把射频信号经过一次或者多次混频后，将信号搬移到几十 MHz的中频段，再进行ADC的带通采样。但是，带通采样后的数据量仍然极大，这对数据 进行后处理的DSP器件或FPGA器件不堪重负。软件无线电接收机在中频接收的是系统的 整个频段，但对单个用户来说却只占用其中一个很窄的信道，因此数字下变频部分要完 成的任务： （1）将包含所有信道的宽带信号进行信道分离，分别提取需要的窄带信道； （2）对于分离后的窄带信号，降低对其的采样频率，从而降低此信道的数据量，以减 轻基带处理部分对DsP或FPGA的计算要求的压力。 当抽取率尺较大时，若要一次完成抽取，则要求抗混叠滤波器的通带带宽非常窄， 过渡带非常陡，则滤波器的阶数必然要求达到几百甚至几千阶，如此大的运算量是DSP 或FPGA器件无法实时处理完成的。因此，当抽取率很高时，通常采用多级抽取技术，这 样做比单级抽取所需的计算量小得多。多级抽取实现的途径一般采用以抽取率为2的抽 取器为基本单元，若抽取率R=R1×2k，则在第一级采用运算简单的级联积分梳状抽取 （Cascaded Integrator-Comb，CIC）滤波器，其抽取率为RI；其后，为K个半带滤波器和2 倍抽取器。