基于开关转换器的高速ADC供电解决方案

　　随着系统对效率的要求越来越高，如何将高速模数转换器（ADC）的供电架构由低效率的低压差线性稳压器（LDO）转换到高效率的开关转换器（DC/DC）是许多工程师面临的技术难题。本文从介绍高速 ADC 应用出发，讨论了高速 ADC 对电源噪声的抑制能力，详细对比了使用 LDO 和 DC/DC 转换器为高速 ADC 供电的优缺点，提出了用 DC/DC 转换器为 ADC 供电的解决方案，最后通过一系列对比实验，验证 DC/DC 转换器供电解决方案的可行性和有效性。

　　1 简介

　　当今越来越多的应用要求使用高精度高速的数模转换器（以下简称 ADC），为了使 ADC 发挥最佳的性能，必须为其提供满足要求的直流电源。一般而言，系统设计人员愿意使用低压差线性稳压器（以下简称 LDO）来为 ADC 供电，而不使用开关转换器（以下简称 DC/DC）。这是因为 LDO 一般具有较低的纹波和噪声，他们担心 DC/DC 转换器的开关噪声、纹波以及电磁辐射等会导致 ADC 的信噪比（SNR）下降或者在 ADC 的输出端出现不希望的杂散。但是随着新一代的 DC/DC 转换器的出现，加之后置滤波以及精心的设计和布局布线，使得 DC/DC 转换器可以成为为高速 ADC 供电的高效率解决方案。

　　2 ADC 的模拟电源和数字电源

　　目前，大多数高速 ADC 至少都有两个电源域：模拟电源域（AVDD）和数字与输出驱动电源域（DVDD）。部分高速 ADC 还有一些附加的电源域，比如时钟电源域，通常也当做模拟电源域处理。高速 ADC 的模拟电源和数字电源芯片内部是分离的，以防芯片数字部分，尤其是输出驱动部分产生的开关噪声通过芯片内部或者外部返回到芯片的模拟输入端或时钟输入端，干扰芯片模拟端的模拟采样和处理，使 ADC 的噪声和杂散指标受到影响而使指标恶化。因此一般都建议使用独立的两组电源对芯片的模拟电源和数字电源进行供电。而且这两组电源之间应有足够的隔离，以防止数字电源的数字开关噪声影响高速 ADC 的模拟电源。但如果在这两个电源之间实现了充分的滤波和隔离，则采用一个调节器通常也能获得足够好的性能。

　　3 ADC 的电源抑制比（PSRR）因为电源对高速 ADC 的影响至关重要，因此设计高速 ADC 时必须了解 ADC 对供电电源噪声影响的灵敏度，以及如何决定供电电源的最大噪声才能使 ADC 实现预期性能。

　　确定高速 ADC 对电源噪声抑制能力的一个方法是将一个已知幅度和频率的信号分别耦合到 ADC 的不同电源域上，测量 ADC 输出中对应频率的信号的输出功率，从而考察其电源抑制能力。输入信号与输出频谱中出现的相对应信号的相对功率即为 ADC 在给定频率下的电源抑制比（PSRR）。这个指标可以用最低有效位（LSB），百分比或者 dB 来表示。下图显示了典型高速 ADC （ADS58C20）的 PSRR 与频率的关系。从图中可以看出，高速 ADC 对不同的电源域的噪声有不同的抑制能力。

　　利用 PSRR 图，设计人员可以确定出在保证 ADC 性能时所允许的电源的最大纹波幅度。例如，如果一个电源芯片在 1000kHz 时具有 5mVp-p 的纹波，则从下面的 PSRR 图可知，转换器在此频率提供大约 40dB 的抑制。ADS58C20 转换器的满量程为 1.9Vp-p，因此原始 5mV 信号比输入满量程低 52dB，此信号将进一步衰减 40dB，从而比转换器的满量程功率低 92dB。这样，设计人员就能根据 ADC 的 PSRR 数据来确定在给定频率下 ADC 供电电源的容许纹波。如果 ADC 的电源在已知频率的纹波（例如来自上游开关转换器），则可以利用该方法来确定将此噪声衰减所需的额外滤波。