并联ADP1763 LDO稳压器以支持高输出电流应用分析

　许多高性能混合信号产品，如高速模数转换器（ADC）和数模转换器（DAC）、捷变射频（RF）收发器、时钟、专用集成电路（ASIC）和现场可编程门阵列（FPGA）等，需要超低噪声、低压差（LDO）线性稳压器来提供干净电源，从而最大程度地提高信号链性能。对更多集成功能和更低功耗的高要求，使得这些大规模混合信号集成电路（IC）的设计工艺尺寸越来越小（例如28 nm或更小），以便容纳更多晶体管。这种趋势同样影响了电源要求。近年来，内核电源电压持续降低，但为了支持更多模拟或数字功能，负载电流显著提高（例如3 A以上）。
　　在特定应用中，要找到能同时满足超低噪声和高负载电流这两个设计目标的合适LDO稳压器是相当困难的，因为市场上的LDO稳压器产品非常有限，即使有合适的器件，用户也可能要支付额外的费用。因此，针对高电流应用，有时候将LDO稳压器并联起来会很有利。在高负载应用中，相比于单个LDO稳压器，并联LDO稳压器具有许多优势，包括热量和功率损耗会分配在多个LDO稳压器封装上。另外，并联LDO稳压器还能改善压差，提高电源抑制比（PSRR）性能，因为与单个LDO稳压器相比，各LDO稳压器的工作电流更低。图1所示为一个高性能混合信号产品的电源图。两个ADP1763器件并联以提供内核电压，如图1所示。
　　
　　图1.混合信号产品电源图
　　本应用笔记介绍两种并联方法：无源和有源。对于无源并联，两个可调ADP1763器件通过镇流电阻并联在一起。对于有源并联，一个低失调轨到轨放大器ADA4051-1调节ADP1763器件的输出电压，通过检测两个ADP1763器件的电流差来实现均流。实验测试结果显示了两种方法的优点和缺点。
　　
　　目录
　　修订历史
　　2016年10月—修订版0：初始版
　　均流方法
　　一般而言，用户简单地将两个LDO稳压器并联是不能实现均流的，由于容差，两个LDO稳压器的输出电压可能不匹配；比如LDO基准电压不同、反馈电阻不一致、印刷电路板（PCB）寄生特性不一致等。LDO稳压器的输出电压不匹配可能引起负载电流严重不平衡。在最不利情况下，它可能导致一个LDO承受大部分负载，从而触发限流保护。
　　ADP1763是一款LDO线性稳压器，采用单输入电源工作，输入电压低至1.1 V，无需外部偏置电源，提供高达3 A的输出电流。ADP1763的输出噪声非常低，在100 Hz至100 kHz范围内仅有2 μV rms。ADP1763的超低输出噪声特性是通过如下方法实现的：LDO误差放大器保持单位增益，并设置基准电压等于输出电压。单位增益架构的优势是LDO输出噪声与输出电压设置无关。更多信息参见图2。