硬件描述语言Verilog第四版PDF电子书免费下载

　　Thomas 和 Moorby 合写的《硬件描述语言 Verilog》已经成为 Verilog 标准的参考书。这次修改的入门辅导部分通过示例讲述了该语言。这些示例表现了几种重要的描述风格 ， 包括 ： 结构模型、用于逻辑综合的组合电路和时序电路的行为模型、FSM 数据通道模型以及周期精确的描述。行为综合是新添加的一章 ，讲述了怎样使用这些方式来实现周期精确的描述。对那些有兴趣描述、模拟和综合数字系统的工程师和学生来说 ，《硬件描述语言 Verilog》（ 第四版 ） 是一本很有价值的参考书。本书是为大学课程编写的。描述风格的介绍顺序符合典型的入门课程的要求 （ 结构的、可综合的、 FSM 数据通道的、周期精确的 ）。本书有一个像学习手册一样的附录。为了有助于体系结构课程的教学 ，书中还给出了一个简单流水线处理器的模型。

　　数字集成电路在过去近 30 年的时间里得到迅速发展， EDA 技术在设计过程中起着至关重要的作用。硬件描述语言（ HDL） 采用形式化的方法， 可以直观准确地描述数字电路，应用于模拟验证、设计综合等设计过程中。在众多的硬件描述语言中， Verilog 逐渐发展成为标准的硬件描述语言，是当前 HDL 设计方法学的基础。硬件描述语言 Verilog 是本书的作者之一———Philip R .Moorby 于 1983 年在英格兰阿克顿市的 Gateway Design Automation 硬件描述语言公司设计出来的， 用于从开关级到算法级的多个抽象设计层次的数字设计的建模。该语言提供了一整套功能强大的基元集，包括逻辑门和用户定义的基元; 并提供了丰富的结构， 这些结构不仅用于硬件的并发行为的建模，而且用于硬件的时序特性和结构的建模。也可以通过编程语言接口 （ PLI） 对该语言进行扩展。Verilog 语言从诞生起就与生产实际紧密结合在一起， 具有结构清晰、文法简明、功能强大、高速模拟和多库支持等优点， 并获得许多工具的支持，深受用户的喜爱。据报道，全世界近 90%的半导体公司都使用硬件描述语言 Verilog。Ve rilog 实际上是 IC 行业标准， 特别是在 1995 年 12 月被 IEEE 接纳为正式标准后， 它成为一种很有竞争力的硬件描述语言。在国内，国家技术监督局于 1998 年正式将硬件描述语言 Verilog 列入国家标准制定项目。本书是 Ve rilog 的经典著作， 由 Verilog 的发明人撰写。本书的翻译工作是配合制订国家标准《集成电路/ 计算机硬件描 述语言 Verilog》（ 国家标 准编号为 GB/ T18349- 2001 ，2001 年 10 月 1 日实施 ）来进行的。在国家标准制订和本书的翻译过程中， 得到国内众多专家的帮助和指导，译者在此向北京华大集成电路设计中心王正华研究员， 清华大学薛宏熙教授，中科院计算所林宗楷研究员， 北京华虹集成电路设计中心李云岗研究员， 中科院半导体所薄建国研究员，北京微电子技术研究所王隆望研究员， 林守勋研究员， 北京理工大学韩月秋教授及陈禾博士表示衷心的感谢。

　　数字系统是非常复杂的。从最基本的层次来看， 如果我们把一个系统看作逻辑门或传输晶体管的集合，它们可能由数以百万计的元件组成。从更抽象的层次来看， 这些元件可以组成一些功能部件，如高速缓存、浮点部件、信号处理器或实时控制器等。硬件描述语言已经发展起来，用来辅助设计具有大量元件、从电路级到逻辑抽象级诸多层次的系统。数字系统的设计过程是先建立逻辑系统设计的概念、最终实现必须满足的一组约束以及建立系统的一组基本元件。设计是一个先用手工做或者先用自动综合、然后再根据给出的约束进行测试的迭代过程。一个设计一般可划分为许多更小的部分 （ 根据众所周知的分治工程方法） ， 而各部分可以再划分，直到整个设计用已知的基本元件说明为止。 Verilog 语言为数字系统设计人员提供了一种在广泛的抽象层次上描述数字系统的方式，同时， 在这些层次上为计算机辅助设计工具在工程设计中进行辅助设计提供了方法。该语言支持早期的行为结构设计的概念， 以及其后层次化结构设计的实现。在设计过程中，进行逻辑结构设计部分时可以将行为结构和层次化结构混合起来。为确认正确性可以将描述进行模拟，也有一些用于自动设计的综合工具。Verilog 语言为设计者进行大型复杂的数字系统设计提供了途径。本章概括介绍了 Ve rilog 语言的基本特点。