PCB 指南：快速理解高速layout设计资料下载

随着工业上对新型自动化、消费者对无线设备、医疗和航空航天等领域对技术发展的需求日益增长，这些领域对PCB的需求也在不断升级。如果我们能紧跟需求，设计出更小且更复杂的电路板，便能实现PCB设计工具市场的增长。对于PCB设计人员而言，这意味着在设计方面所面临的新挑战比以往任何时候都多。 高速PCB的layout设计基于我们作为PCB设计人员已经掌握的技能。元器件的布局仍需要符合可制造性设计以及测试要求，而走线规划仍将采用行业公认的宽度和间距设计规则。然而，本文提出了我们都需要熟悉的一些更严格的高速电路相关要求和设计实践。我们将对其中部分进行详细说明，帮助您快速理解高速layout设计。 从原理图开始 有些人可能认为在高速PCB的layout设计中，原理图是最无需担心的，但我们有不同看法。除了将电路逻辑推及布局工具之外，原理图一直以来都是电路物理layout的图形表示。创建一个杂乱无序的原理图只会增加布局的难度，因为电路的意图没有得到清楚传达。谈到高速设计，意图清晰极为重要。 在高速设计原理图中，无需担心使用多张原理图来展开电路。关键是要有逻辑地表示出电路流程，使之在物理设计布局时容易理解。对于信号路径尤其如此，这些元器件和线网组共同构成一个完整的高速电路。为了在PCB上正确布局信号路径，设计人员需要清楚了解其在原理图上的实际路径。 通过在原理图中添加一些额外细节来进行帮助： 关键元器件的放置位置以及所处板侧 特定元器件周围的禁止布线区域 差分对布线信息 高速布线信息，例如对走线长度、匹配线长、拓扑结构和阻抗控制线的限制 尽量向原理图中添加更多信息，以帮助阐明布局电路板的意图。如果是由其他人为我们执行布局，这点则更为关键，同时还有助于我们保持条理。 对于高速设计，了解电路板的要求至关重要 板材和叠层 我们拥有的最重要的一大资源便是PCB制造商。开始进行一个新设计时，应尽快与厂方和组件供应商联系。高速设计时，他们将能帮助我们做出最佳的板材和叠层决策。 进行电路板的叠层规划时，还应该使用阻抗计算器。很多高级计算器都通过可以输入板材和厚度来计算带状线和微带线的走线宽度。 元器件高速layout指南 首先，高速设计中的元器件布局应遵循标准PCB布局实践和设计规则。这意味着一如既往地按照DFM和DFT指南放置元器件。根据高速电路的路径来布置元器件则更加复杂。 过去，我们可以根据需要自由地将元器件分散布置到电路板上，以便平衡布局或提供额外的布线空间，而现在则需要优先考虑电路路径。高速电路中，通常需要将特定元器件放置的非常紧凑，从而最大程度减小信号的传播距离。 另外，还需要遵循原理图中列出的电路路径，以确保关键线网的引脚连接最为直接。这通常会变成一场为保持DFM和DFT的标准布局规则的权衡，而这需要设计人员的专业技能来实现一种满足所有要求的布局。 此外，放置元器件时，还需要注意避免信号走线穿过分离平面。对于高速设计，确保每个信号都有清晰的返回路径更为重要。在设计中，还可能会遇到比正常情况下更大的散热问题。这意味着，高速设计的降温要求可能更高，因此需要考虑为成品设备送风，以防止元器件过热。 在电路板设计时，采用智能高速布局可尽量减少设计问题的产生 布线高速PCB电路 在高速设计中，大量走线的布置都同以往一样。可能存在的一个区别便是走线之间的长度要求。一些走线会有最小长度要求，而另一些则可能有最大长度要求，甚至还可能需要与其他走线的长度相匹配。PCB设计CAD系统的功能可以帮助我们完成这样的布线任务。对阻抗控制布线的走线宽度计算（在设置电路板叠层时首先检查的走线）将有助于高速布线规则和属性的设置。 最直接的走线路径并不总是我们需要的布线方案。例如，所有连线可能需要采用菊花链式布线，而这将增加线网的总长度。此时，可能需要调整元器件的位置，以便更好地设置所需的高速走线。还需要进行高速传输线路的布线，这时需要注意整个信号路径，而不仅仅是从集成电路的驱动器引脚到电阻元件的走线。这是因为信号路径贯穿从驱动器到接收器的所有元器件；也即所谓的扩展网或xnet。 设计高速电路板时，从一开始便需要考虑很多方面，是我们PCB设计人员对已经具备的技能的拓展。 Allegro® PCB Designer软件 Allegro PCB设计工具可为我们提供大量帮助。借助这些工具，我们能够轻松地布线差分对、匹配线长、高速拓扑结构和信号路径。此外，Allegro PCB设计工具还拥有完整的设计规则，有助于我们在高速PCB设计中保持良好进展。 本文转载自：Cadence楷登PCB及封装资源中心（作者：Cadence楷登） 免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理。 (mbbeetchina)