如何使用MRF24J40实现无线收发器电路的设计方案

　　IEEE802.15.4 无线收发器MRF24J40芯片内部包含有SPI接口、控制寄存器、MAC模块、PHY驱动器四个主要的功能模块，支持 IEEE802.15.4，MiWiTM，ZigBee等协议，工作在2.405～2.48 GHz ISM频段，接收灵敏度为-91 dBm，最大输入电平为 +5 dBm，输出功率为+0 dBm，功率控制范围为38.75 dB，集成有20 MHz和32.768 kHz主控振荡器，MAC/基带部分采用硬件 CSMA-CA结构，自动ACK6和FCS检测，CTR、CCM和CBC-MAC模式采用硬件加密（AES- 128），电源电压范围为2.4～3.6 V，接收模式电流消耗为18 mA，发射模式电流消耗为22 mA，睡眠模式电流消耗为2µA。 MRF24J40 采用6 mm×6 mm QFN-40封装，引脚端封装形式如图1所示。图中：引脚端RFP和RFN分别为芯片的RF差分输入/ 输出正端和负端，两者都是模拟输入/输出端口，与系统天线相连接；VDD为电源电压输入引脚端，每个电源电压输入引脚端都必须连接一个电源去耦电容；GND为接地引脚端，必须低阻抗的连接到电路的接地板；GPIOO～GPIO5是通用数字I/O口，其中GPIO0也被用来作为外部功率放大器使能控制，GPIO1和GPIO2也被用来作为外部TX/RX 开关控制；RESET为复位引脚端，低电平有效；WAKE为外部唤醒触发输入端；INT为到微控制器的中断引脚端；SDO，SDI，SCK和CS是 MRF24J40的 SPI接口输入输出引脚端，其中SDO是MRF24J40的串行数据输出，SDI是MRF24J40的串行接口数据输入，SCK是串行接口的时钟，CS是串行接口使能控制引脚端；LPOSC1和LPOSC2为32 kHz晶振输入正端和负端；OSC1和OSC2为20 MHz晶振输入正端和负端；CLKOUT为20/10/5/2.5 MHz时钟输出端；LCAP引脚端用来连接一个180 pF的PLL环路滤波器电容；XIP和 RXQP为接收I通道和Q通道输出正端。

　　引脚端RESET，WAKE，INT，SDO，SDI，SCK，CS连接到微控制器，在微控制器的控制下完成数据的收发。