电子发烧友网>电子资料下载>电子资料>DS1077/DS1085 EconOscillators 的去耦要求

DS1077/DS1085 EconOscillators 的去耦要求

2513001 2022-11-18 | pdf | 76.26KB | 次下载 | 免费

资料介绍

介绍介绍实验室测试确定了优化设备频率稳定性的 DS1077 和 DS1085 EconOscillators 配置。总之，电源去耦、交流输出负载特性和分频器配置都会影响频率精度。如果已知并考虑这些特性，则可以配置这些设备以实现最佳频率稳定性。实验室测试确定了优化设备频率稳定性的 DS1077 和 DS1085 EconOscillators 配置。总之，电源去耦、交流输出负载特性和分频器配置都会影响频率精度。如果已知并考虑这些特性，则可以配置这些设备以实现最佳频率稳定性。在不考虑这些因素的不太极端的情况下，可能会遇到 0.5% 或更多的频移。在极端情况下，过大的电源电感和输出负载的组合会与内部振荡器电路发生反应，在某些情况下会导致器件呈现双稳态工作频率。以下注意事项消除了发生这些情况的可能性。这些设计考虑不限于 EconOscillators，而是任何使用相同类型架构的设备。这些器件包括 DS1100(L) 5 抽头延迟线、DS1135(L) 三合一延迟线和 DS1110、十合一延迟线。在不考虑这些因素的不太极端的情况下，可能会遇到 0.5% 或更多的频移。在极端情况下，过大的电源电感和输出负载的组合会与内部振荡器电路发生反应，在某些情况下会导致器件呈现双稳态工作频率。以下注意事项消除了发生这些情况的可能性。这些设计考虑不限于 EconOscillators，而是任何使用相同类型架构的设备。这些器件包括 DS1100(L) 5 抽头延迟线、DS1135(L) 三合一延迟线和 DS1110、十合一延迟线。设计注意事项如下：设计注意事项如下：在 V CC在 V CC /GND上放置 0.1µF 和 0.01µF 表面贴装陶瓷电容，使其尽可能靠近封装，以减少电源电感的不利影响。 /GND上放置 0.1µF 和 0.01µF 表面贴装陶瓷电容，使其尽可能靠近封装，以减少电源电感的不利影响。最小化已用输出端口的负载；电路板布局应在振荡器和它驱动的电路之间保持最小走线长度。应尽量减少电容负载。最小化已用输出端口的负载；电路板布局应在振荡器和它驱动的电路之间保持最小走线长度。应尽量减少电容负载。绕过设备内部任何未使用的预分频器或分频器。绕过设备内部任何未使用的预分频器或分频器。如果只使用一个输出，禁用第二个输出，即使它没有连接到电路中。如果只使用一个输出，禁用第二个输出，即使它没有连接到电路中。