电子发烧友网>电子资料下载>电子资料>使用集成降压直流/直流模块实现低 EMI 的高密度、高效电源转换

使用集成降压直流/直流模块实现低 EMI 的高密度、高效电源转换

2416104 2022-11-24 | pdf | 279.52KB | 次下载 | 免费

资料介绍

随着电子设备集成度和数量的增加，设计人员一直面临着提高效率同时降低成本、尺寸和电磁干扰 (EMI) 的压力。虽然电源的功率密度和效率有所提高，但设计人员现在还面临着为异构处理架构开发多轨电源解决方案的挑战，这些架构可能混合了 ASIC、DSP、FPGA 和微控制器。随着电子设备集成度和数量的增加，设计人员一直面临着提高效率同时降低成本、尺寸和电磁干扰 (EMI) 的压力。虽然电源的功率密度和效率有所提高，但设计人员现在还面临着为异构处理架构开发多轨电源解决方案的挑战，这些架构可能混合了 ASIC、DSP、FPGA 和微控制器。降压 DC/DC 转换器传统上用于为此类架构供电，但随着电源轨数量的增加，使用带有控制 IC 和内部或外部功率 MOSFET 以及外部电感器的传统分立式降压 DC/DC 转换器和电容器——可能既复杂又耗时。相反，设计人员可以使用具有多轨和可编程时序的独立降压 DC/DC 转换器模块，以更好地控制 EMI、产生的热量更少和占用空间更小。降压 DC/DC 转换器传统上用于为此类架构供电，但随着电源轨数量的增加，使用带有控制 IC 和内部或外部功率 MOSFET 以及外部电感器的传统分立式降压 DC/DC 转换器和电容器——可能既复杂又耗时。相反，设计人员可以使用具有多轨和可编程时序的独立降压 DC/DC 转换器模块，以更好地控制 EMI、产生的热量更少和占用空间更小。在介绍独立降压 DC/DC 模块的概念之前，本文将回顾嵌入式设计的电源系统需求，并讨论各种方法以及设计人员需要考虑的事项。然后，它将使用来自在介绍独立降压 DC/DC 模块的概念之前，本文将回顾嵌入式设计的电源系统需求，并讨论各种方法以及设计人员需要考虑的事项。然后，它将使用来自Monolithic Power SystemsMonolithic Power Systems的示例设备来简要回顾设计人员需要牢记的设计和布局注意事项，以最大限度地发挥这些模块的性能优势。的示例设备来简要回顾设计人员需要牢记的设计和布局注意事项，以最大限度地发挥这些模块的性能优势。为什么嵌入式系统需要很多电源轨为什么嵌入式系统需要很多电源轨5G 基站等嵌入式设计旨在支持智能手机和智能连接设备在家庭和工业自动化、自动驾驶汽车、医疗保健和智能可穿戴设备等应用中不断增长的数据量需求。此类基站通常使用 48 伏输入电源，由 DC/DC 转换器降压至 24 伏或 12 伏，然后进一步降压至从 3.3 伏到小于 1 伏的许多子轨，为 ASIC、FPGA 供电、DSP 等器件在基带处理阶段。通常，电源轨需要对启动和关闭进行排序，这进一步增加了设计人员电源系统的复杂性。5G 基站等嵌入式设计旨在支持智能手机和智能连接设备在家庭和工业自动化、自动驾驶汽车、医疗保健和智能可穿戴设备等应用中不断增长的数据量需求。此类基站通常使用 48 伏输入电源，由 DC/DC 转换器降压至 24 伏或 12 伏，然后进一步降压至从 3.3 伏到小于 1 伏的许多子轨，为 ASIC、FPGA 供电、DSP 等器件在基带处理阶段。通常，电源轨需要对启动和关闭进行排序，这进一步增加了设计人员电源系统的复杂性。以5G基站为例，单靠传统CPU已经无法满足处理需求。但是，将加速卡与 FPGA 结合使用具有系统可重构性、灵活性、开发周期短、高度并行计算和低延迟等优点。但 FPGA 电源的可用空间正在缩小，电源轨性能要求也很复杂（图 1）：以5G基站为例，单靠传统CPU已经无法满足处理需求。但是，将加速卡与 FPGA 结合使用具有系统可重构性、灵活性、开发周期短、高度并行计算和低延迟等优点。但 FPGA 电源的可用空间正在缩小，电源轨性能要求也很复杂（图 1）：输出电压偏移：电压轨的输出电压偏差必须小于±3%，设计时应留有足够的余量。通过优化控制回路来增加带宽并确保其稳定性，应谨慎应用和设计去耦电容器。输出电压偏移：电压轨的输出电压偏差必须小于±3%，设计时应留有足够的余量。通过优化控制回路来增加带宽并确保其稳定性，应谨慎应用和设计去耦电容器。单调启动：所有电压轨的启动必须单调上升，设计应防止输出电压回到其启动值。单调启动：所有电压轨的启动必须单调上升，设计应防止输出电压回到其启动值。输出电压纹波：在稳态运行中，所有电压轨（模拟电压轨除外）的输出电压纹波不得超过 10 毫伏 (mV)。输出电压纹波：在稳态运行中，所有电压轨（模拟电压轨除外）的输出电压纹波不得超过 10 毫伏 (mV)。