Arty S7 FPGA板上的LED图案

2512800 2023-06-15 | zip | 0.00 MB | 次下载 | 免费

资料介绍

描述

介绍

VHDL 一直让我很感兴趣，刚从 Digilent 收到我的新 Arty S7-25 FPGA 板，我有机会尝试一下！我想为我的第一个项目使用 LED 做一些事情，所以我制作了一些不同的模式，并在代码中将它们绑定在一起，以便它们一个接一个地显示。

作为 VHDL 的新手，代码可能达不到标准，但我会尽力解释，我希望你也能得到这些很酷的模式来点亮你的 FPGA 板！

我们将使用板上的四个标准 LED（不是 RGB LED）

Arty S7 板上的标准 LED 位置

代码

代码的总体思路是让不同的计数器控制具有使能信号的模式的长度。这些使能信号由状态机驱动。另一个process模块对启用信号进行解码，并确定 LED 上应显示的模式。

可以在此处找到 github 存储库。查看“src”文件夹以找到主要实体。

首先，我有一些信号声明

-- enables for different patterns/counters
signal r_patt1_en : std_logic := '1';
signal r_patt2_en : std_logic := '0';
signal r_patt3_en : std_logic := '0';
signal r_patt4_en : std_logic := '0';

-- pattern counters
signal r_patt1_cntr      : integer range 0 to 1e6 := 0;
signal r_patt1_light_LED : integer range 0 to 4   := 0;
signal r_patt2_cntr      : integer range 0 to 2e6 := 0;
signal r_patt3_cntr      : integer range 0 to 2e6 := 0;
signal r_patt3_alt_cntr  : integer range 0 to 5   := 0;
signal r_patt4_duty      : integer range 0 to 1e5 := 0;
signal r_patt4_cntr      : integer range 0 to 1e5 := 0;
signal r_patt4_incr_duty : std_logic := '0';

上述代码的顶部包含每个模式的启用信号。在任何给定时间，只有一个可以处于活动状态。这些信号有助于确定 LED 应遵循的模式，以及启用特定于该模式的计数器。

这些是其他一些信号

-- indicates if pattern should be changed
signal r_change_pattern : std_logic := '0';

signal r_clk_cntr : integer range 0 to 36e6 := 0;

-- FSM
type t_state is (PATT1, PATT2, PATT3, PATT4);
signal STATE : t_state;

实体需要知道何时改变模式（在这种情况下，每 3 秒一次，或何时r_clk_cntr翻转），因此r_change_pattern被创建。此外，状态机的状态在此处声明。

让我们进入其中一种模式。

模式 1 一个接一个地切换每个 LED，就像一个带有单个 1 的移位寄存器，其余的都是零（希望这是有道理的：p）。“on” LED 保持亮起 83.333 ms（1/12 秒很容易使用 12 MHz 系统时钟实现），然后每 83.333 ms 打开一个新 LED。我为这些计数器创建了两个单独的进程。

-- pattern 1 counter keeps each LED on in pattern 1 for 83.333 ms
PATT1_CNTR_PROC : process(i_clk)
begin
  if rising_edge(i_clk) then
    if r_patt1_en = '0' then
      r_patt1_cntr <= 0;
    else
      if r_patt1_cntr < 1e6 then
        r_patt1_cntr <= r_patt1_cntr + 1;
      else
        r_patt1_cntr <= 0;
      end if;
    end if;
  end if;
end process;

对于 12 MHz 系统时钟，1/12 秒（或 100 万个 clk 周期计数）是使用时间的简单度量。r_patt1_cntr在翻转到 0 之前计数到这个数字，导致 1/12 秒或 83.333 毫秒。

-- pattern 1 alt counter signals when to switch LEDs every 83.333 ms
PATT1_ALT_CNTR_PROC : process(i_clk)
begin
  if rising_edge(i_clk) then
    if r_patt1_en = '0' then
      r_patt1_light_LED <= 0;
    else
      if r_patt1_cntr = 1e6 then
        if r_patt1_light_LED < 4 then
          r_patt1_light_LED <= r_patt1_light_LED + 1;
        else
          r_patt1_light_LED <= 0;
        end if;
      end if;
    end if;
  end if;
end process;

PATT1_ALT_CNTR_PROC监视r_patt1_cntr并查找 1e6 的最大值。一旦完成，r_patt1_light_LED就会增加。这将确定哪个 LED 亮起。

在代码的更下方，我们看到PATT_DECODE_PROC.这个过程（如下）决定了在模式启用时应该发生什么。

PATT_DECODE_PROC : process(i_clk)
  variable r_patt_en : std_logic_vector(3 downto 0);
begin
  if rising_edge(i_clk) then
    r_patt_en := r_patt1_en & r_patt2_en & r_patt3_en & r_patt4_en;  -- cnct into vect
  if r_patt_en = "1000" then  -- blink LEDS in circle
    case r_patt1_light_LED is
      when 0 =>
        r_LEDs <= "0001";
          when 1 =>
        r_LEDs <= "0010";
          when 2 =>
        r_LEDs <= "0100";
          when 3 =>
        r_LEDs <= "1000";
          when 4 =>
        r_LEDs <= "0000";
    end case;