新品技术_RISC-V技术全面探索主题直播月

原厂入驻New

您现在的位置：首页>新品技术

RISCV 操作常见问题集 - v6

（1）如果工程直接复制另一个工程，路径一定要修改，建议重新eclipse工程。（2）clean Project时提示 rm: can't remove 'build/dhrystone.elf': Permission denied 正在使得该elf文件，上次的JTAG链接没有断开。此时可以先关闭c/c++工作界面，再重新添加C/C++ (default),然后在Console中关闭上次的链接。（3）Debug session'default' already started。先关闭c/c++工作界面，再重新添加C/C++ (default),然后在Console中关闭上次的链接。 (3) Memory region Used Size Region Size %age Used c:

发表于11-27 17:18 • 543
全志T536系列处理器特性概述集成RISC-V E907协处理器

全志T536系列处理器是一款工业、智能应用领域的高性能处理器；全志T536系列处理器可以说是基于ARM架构设计，专为高效能、低功耗的嵌入式应用而生。集成了4xCortex-A55 高性价比CPU，E907协处理器，含有2Tops NPU、G2D、VPU 4K高清视频编解码器。支持多种多媒体接口MIPI-DSI、Parallel DSI、Dual-LVDS和MIPI-CSI、Parallel CSI、5M ISP；此外，T536处理器还集成双千兆以太网、PCIe2.1/USB3.1、Localbus、4*CANFD、17*UART、SDIO、SPI、PWM、I2C等接口。特性：集成四核 Cortex-A55和RISC-V E

发表于11-18 15:21 • 523
RISC-V笔记——基础

1.前言RISC-V旨在支持广泛的定制和专业化。RISC-V的ISA是由一个基本整型ISA和其它对基本ISA的可选扩展组成。每个整型ISA可以使用一个或多个可选的ISA扩展进行扩展。基本整型ISA精选了最小的一组指令，这些指令足以为编译器、汇编器、链接器和操作系统提供足够的功能，它提供了一组便利的ISA和软件工具链骨架，可以围绕它构建更多定制的处理器ISA。

发表于11-12 01:08 • 320
【QEMU系列】不用开发板运行RT-Thread指南-RISC-V架构

1.准备：准备工具链：bsp下有说明，可以替换为其他tool准备qemu：bsp下有说明，可以替换为其他qemu2.编译：这里使用最简单的方法：直接修改EXEC_PATH=‘工具链

发表于11-12 01:07 • 144
自定义RISC V的bootloader-v2

在生成SoC时，会生成一个预定义bootloader .bin文件，用于指定soc的工程运行的地址，这包括在flash的存储地址，加载到外存中的运行地址及在外存中分配的存储空间的大小。下面我们来讲解下怎样定义自己的bootloader 在外部存储的Bootloader 1、导入软件自带的bootloader工程，在工程中选择bootloaderConfig.h文件。 2、修改参数。 USER_SOFTWARE_MEMORY：对应的是APP在外部存储器中的运行起始地址；USER_SOFTWARE_FLASH：对应APP在flash中的存储地址；USER_SOFTWARE_SIZE：APP对应片外存

发表于10-31 12:37 • 542
RVBacktrace RISC-V极简栈回溯组件

RVBacktrace组件简介一个极简的RISC-V栈回溯组件。功能在需要的地方调用组件提供的唯一API，开始当前环境的栈回溯支持输出addr2line需要的命令，使用addr2line进行栈回溯支持结合反汇编，栈回溯信息图表化TODOList:支持打印

发表于09-15 08:12 • 348
【开源鸿蒙】使用QEMU运行OpenHarmony轻量系统

本文将会介绍如何从源码安装QEMU 6.2.0，以及如何使用QEMU运行OpenHarmony轻量系统。通过本文，你将会对QEMU和OpenHarmony轻量系统又一个初步的认知，并对如何使用QEMU又一个初步的理解和体会。

发表于09-14 08:51 • 463
ISA ARM 对比 RISC-V

ARM和RISC-V同为精简指令集（RISC）架构，这意味着它们都基于相似的设计理念：通过简化指令集来提高处理器的效率和执行速度。然而，即使同为RISC架构，ARM和RISC-V的指令集在设计细节、扩展方式以及目标应用场景等方面有显著差异。要深入对比ARM和RISC-V的指令集，需要从指令集架构（ISA）的设计原则、扩展模块、指令的复杂性、特性以及它们的实际性能表现来进行讨论。RISC-V作为第五代的RISC架构，其设计继承了前几代RISC的核心思想，并进行了进一步

发表于09-10 09:26 • 511
Banana Pi BPI-F3 进迭时空RISC-V架构下，AI融合算力及其软件栈实践

面对未来大模型（LLM）、AIGC等智能化浪潮的挑战，进迭时空在RISC-V方向全面布局，通过精心设计的RISC-V DSA架构以及软硬一体的优化策略，将全力为未来打造高效且易用的AI算力解决方案。目前，进迭时空已经取得了显著的进展，成功推出了第一个版本的智算核（带AI融合算力的智算CPU）以及配套的AI软件栈。

发表于09-07 14:01 • 1182
RISC-V架构下DSA-AI算力的更多可能性：Banana Pi BPI-F3进迭时空

Banana Pi BPI-F3 进迭时空 K1开发板AI人工智能应用：四路视频同时推理演示：香蕉派BPI-F3是一款工业级 8核RISC-V开源硬件开发板，它采用进迭时空（SpacemiT） K1 8核RISC-V芯片设计，CPU集成2.0 TOPs AI计算能力。2/4/8/16G DDR和8/16/32/128G eMMC。2个GbE以太网接口，4个USB 3.0和PCIe M.2接口，支持HDMI和双MIPI-CSI摄像头。

发表于09-07 10:30 • 2045

12345...39下页