台积电

台积电它有哪些前沿的2.5/3D IC封装技术呢？

2.5/3D-IC封装是一种用于半导体封装的先进芯片堆叠技术，它能够把逻辑、存储、模拟、射频和微机电系统 (MEMS)集成到一起

2024-03-06 标签：台积电TSMC晶圆 1596 0

半导体先进封装技术之CoWoS

芯片上数据的输入和输出 (I/O) 是计算芯片的命脉。处理器必须与外部世界进行数据的发送和接收。摩尔定律使业界的晶体管密度大约每2年增加2倍，但 I/O...

2024-02-26 标签：台积电芯片封装CoWoS 2440 0

台积电引领新兴存储技术潮流，功耗仅为同类技术的1%

MRAM的基本结构是磁性隧道结，研发难度高，目前主要分为两大类：传统MRAM和STT-MRAM，前者以磁场驱动，后者则采用自旋极化电流驱动。

2024-01-22 标签：台积电存储器存储技术 530 0

如何走向万亿级晶体管之路？

台积电预计封装技术（CoWoS、InFO、SoIC 等）将取得进步，使其能够在 2030 年左右构建封装超过一万亿个晶体管的大规模多芯片解决方案。

2023-12-29 标签：芯片英特尔台积电 345 0

AI为晶圆代工产业将带来什么的未来？

在12英寸晶圆产能利用率上，位于头部的晶圆代工企业的产能利用率大致也能达到80%左右。不过可以发现，三星在先进工艺上名列前茅，但产能利用率处于比较末尾的...

2023-12-13 标签：英特尔asic台积电 1130 0

半导体工艺极限，1nm如何实现？

英特尔则是认为可以使用一种GAA FET的最新形态——堆叠式CFET场效应管架构。这种架构的集成密度进一步提升，将n型和p型MOS元件堆叠在一起，可以堆...

2023-12-02 标签：英特尔台积电晶体管 1525 0

探讨晶体管尺寸缩小的原理

从平面晶体管结构(Planar)到立体的FinFET结构，我们比较容易理解晶体管尺寸缩小的原理。

2023-12-02 标签：CMOS台积电晶体管 1133 0

M3芯片内部裸片是什么样子的？

High Yield的颜色编码帮助我们快速获得现代SoC中每个不同构建块的相对尺寸的高级视图，如图所示的三个处理器。当我们浏览这个系列时，你可以看到苹果...

2023-11-29 标签：处理器台积电苹果 726 0

全球主要晶圆厂制程节点技术路线图

雕刻电路图案的核心制造设备是光刻机，它的精度决定了制程的精度。光刻机的运作原理是先把设计好的芯片图案印在掩膜上，用激光穿过掩膜和光学镜片，将芯片图案曝光...

2023-11-24 标签：台积电晶体管光刻机 6053 0

苹果m3处理器是什么级别 m3处理器性能详解

凭借适用于 Mac（毫无疑问，还有高端 iPad）的最新一代高性能芯片，苹果似乎充分利用了台积电 N3B 工艺提供的密度和功耗改进。但与此同时，他们也在...

2023-11-21 标签：处理器台积电苹果 9608 0

Marvell高速芯片互连采用台积电最新3nm工艺，传输速率每秒240Tbps

当今汽车产业的品质标准会告诉你‘不要碰多芯片系统’，你甚至不能在封装上堆叠导孔。但我们也看到产业导入越来越多系统级的安全措施。这些在设计上具有足够安全性...

2023-10-23 标签：台积电芯片设计数据中心 1268 0

苹果iPhone 15 Pro有哪些特殊点？（拆解分析）

iPhone 15 Pro后视摄像头，发现它们与以前的版本有很大不同。这款长焦相机配备了新的更大的CIS和棱镜，其中一个是潜望式摄像头，提供5倍光学变焦...

2023-10-07 标签：台积电苹果3nm 2050 0

传统封测厂的先进封装有哪些

2023年以来，AIGC迅速发展，带动AI芯片与AI服务器热潮，而由台积电推出、被称为CoWoS的2.5D先进封装技术更是扮演关键角色。然而，突如其来的...

2023-09-18 标签：台积电电子元件gpu 567 0

面对台积电打出的“CoWoS封装”牌，大陆厂商是否有一战之力？

CoWoS，是Chip on Wafer on Substrate的简称。这一长串名词可以分为CoW与WoS。CoW，将芯片（有源硅芯片）堆叠在中介层（...

2023-08-28 标签：台积电基板CoWoS 3814 0

ADC框图解析

本数据表描述了台积电40nm ULP工艺中的TetraMem ADC IP。

2023-08-23 标签：传感器台积电adc 1002 0