时序

ECO填充工具带来不一样的IC设计

集成电路 （IC） 设计团队通常在预定最后送交制造（tapeout）期限临近时承受着巨大的压力。更糟糕的是，他们往往还面临着后期工程变更命令 （Engi...

2018-06-07 标签：ic设计时序eco 8101 0

如何利用FPGA进行时序分析设计

FPGA（Field-Programmable Gate Array），即现场可编程门阵列，它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现...

2017-06-21 标签：fpga抖动时序 8048 0

STM32: 采用IIC硬件时序读写AT24C08

AT24C08 是串行CMOS类型的EEPROM存储芯片，AT24C0x这个系列包含了AT24C01、AT24C02、AT24C04、AT24C08、A...

2022-03-16 标签：mcuSTM32硬件 7575 0

PSRAM避坑指南-关键知识点讲解

以上分享了PSRAM接口一些关键的知识点，大部分是容易理解错误，且导致问题的点，基本上理解这些点就能解决大部分问题了，作为入门参考也可以先看这篇，先有个...

2023-06-08 标签：嵌入式接口PSRAM 7167 0

如何阅读时序报告？

生成时序报告后，如何阅读时序报告并从时序报告中发现导致时序违例的潜在问题是关键。 首先要看Design Timing Summary在这个Summar...

2020-08-31 标签：时序 6391 0

mig接口的读写时序

对于mig与DDR3/DDR2 SDRAM的读写时序我们不需要了解太多，交给mig就可以了。

2019-03-03 标签：接口时序 6338 0

XDC约束及物理约束的介绍

观看视频，了解和学习有关XDC约束，包括时序，以及物理约束相关知识。

2019-01-07 标签：赛灵思语言时序 6324 0

硬件中存在DDR4校准错误的调试方法与根本原因分析

本篇博文中的分析是根据真实客户问题撰写的，该客户发现硬件中存在 DDR4 校准错误，不同板以及不同构建 (build) 之间出现的故障并不一致。本篇博文...

2022-08-02 标签：DDR4时序校准 6209 0

时序违例的修正与时序优化的思考方向

时序逻辑电路示意图如下。前后两级寄存器之间有一个组合逻辑运算电路。

2018-09-15 标签：逻辑电路寄存器时序 5919 0

SDRAM 的相关操作详细时序解析

这个阶段中，数据将通过 IO 电路缓存到 Read Latchs 或者通过 IO 电路和 Write Drivers 更新到 Sense Amplifiers。

2020-09-22 标签：SDRAMController时序 5597 0

一文详解单片机的时序

这里说的这个时间是以后学习中的关键，在时间的理解上，要考虑到另一个事情——先后，或者专业一些，叫作时间顺序——时序。

2021-02-07 标签：单片机时序 5405 0

Vivado增量编译的基本概念、优点、使用方法以及注意事项

随着FPGA设计的复杂度不断提高，设计人员需要选择更为高效的设计流程来保证开发效率和减少开发成本。其中，Vivado增量编译是一种非常重要的设计流程。本...

2023-05-25 标签：fpgaFPGA设计时序 4981 0

绕等长更快的操作方法

从早期的15.x版本到如今依然运用广泛的16.5版本，不管是差分对内还是组间，绕等长的命令只有一个Delay Tune可以用，不过就这一个命令从速度上来...

2018-07-20 标签：相位时序 4970 0

常用的时序反标方法和EDA工具反标方法

前段时间，一个朋友聊叙到这个后仿真任务命令都咋用，随即整理了下，可以完成基本的后仿真不成问题，但是如果还要完成一些其他的幺蛾子，那就需要各位仔细研读各工...

2023-10-25 标签：仿真VerilogSystem 4907 0

如何快速读懂单片机时序图实例教材说明

对于芯片开发使用来说，时序图是较为核心也较为重要的一个知识点。在厂家给出的芯片数据手册中，时序图也是非常重要的参数细节。开发者拿到一款芯片时，首先需要做...

2019-05-03 标签：单片机时序LCD1602 4773 0

时序约束步骤：系统同步与源同步

针对普通时钟系统存在着限制时钟频率的弊端，人们设计了一种新的时序系统，称之为源同步时序系统。它最大的优点就是大大提升了总线的速度，在理论上信号的传送可以...

2019-12-20 标签：时钟总线时序 4728 0