标签 > 时钟约束

时钟约束+关注0人关注

文章:10 浏览:6022

  时钟约束是在约束文件中需要最先被创建的,一般IC设计中采用SDC文件格式来进行约束,而xilinx 7系列以后的FPGA则采用XDC文件,本质上其实差不多,都是TCL脚本语言。

关注此标签的用户(0人)

热门标签