标签 > 时钟约束
时钟约束是在约束文件中需要最先被创建的,一般IC设计中采用SDC文件格式来进行约束,而xilinx 7系列以后的FPGA则采用XDC文件,本质上其实差不多,都是TCL脚本语言。
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
长沙市望城经济技术开发区航空路6号手机智能终端产业园2号厂房3层(0731-88081133)
电子发烧友 (电路图) 湘公网安备43011202000918 工商网监 湘ICP备2023018690号-1