时钟驱动器

【科普】一文读懂PCI-Express硬件接口

PCIe接口全称PCI Express，由PCI-SIG组织发布的用于替代PCI总路线的新一代高速串行总线与接口。

2023-07-22 标签：示波器高电平时钟驱动器 1.2万 0

dds系统的那些原理和知识

DDS架构基本原理随着数字技术在仪器仪表和通信系统中的广泛使用，可从参考频率源产生多个频率的数字控制方法诞生

2017-11-14 标签：adcplldds 1.1万 0

Xilinx高质量时钟输出ODDR原语的概述及使用方法

在SDR接口中，ODDR转发时钟（仍在时钟树内），输出端要直连到输出port，不可加逻辑

2023-06-27 标签：SDRRTLGPIO 8042 0

dds系统在仪器仪表和通信系统中的原理和作用

随着数字技术在仪器仪表和通信系统中的广泛使用，可从参考频率源产生多个频率的数字控制方法诞生了，即直接数字频率合成(DDS)。其基本架构如图1所示。该简化...

2017-11-13 标签：dds时钟驱动器相位累加器 7341 0

处理跨时钟域（CDC）信号同步的最常见方法

跨时钟域( **Clock Domain Crossing，CDC** )通俗地讲，就是 **模块之间数据交互时用的不是同一个时钟进行驱动** ，如下图...

2023-09-20 标签：触发器同步器FIFO存储 3612 0

基于 PLL 的零延迟缓冲器的系统应用

本应用报告介绍了实现 IDT 基于 PLL 的零延迟缓冲器的输入参考时钟和输出时钟之间定义的相位关系的不同方法。该报告重点介绍了 PLL 反馈环路中不同...

2021-06-15 标签：锁相环滤波器缓冲器 2518 0

MBIST BAP的配置方法与时钟连接结构

BAP(BIST Access Port)，即内建自测试访问接口，主要用于In System Test，它要求芯片在已经部署到产品中，甚至芯片正在运行中...

2023-09-15 标签：控制器存储器时钟源 2387 0

为什么退耦电容通常选100nF呢？

这个问题其实...说白了主要是大家都在用，或者说大部分时候it works。

2023-05-26 标签：pll电源完整性退耦电容 1599 0

Verilog任务与函数的区别

和函数一样，任务（task）可以用来描述共同的代码段，并在模块内任意位置被调用，让代码更加的直观易读。

2023-06-01 标签：Verilog时序控制器CLK 1472 0

什么是时钟偏差 时钟分配网络中的时钟偏移问题分析

由于数字逻辑往往是同步电路，所有逻辑块的精确时序对于正确的系统行为至关重要。当考虑将图 1 中的设置从一个数据路径扩展到数百万个数据路径（因为它存在于实...

2023-12-05 标签：寄存器晶体管晶体振荡器 1394 0

如何处理跨时钟域这些基础问题

对于数字设计人员来讲，只要信号从一个时钟域跨越到另一个时钟域，那么就可能发生亚稳态。我们称为“跨时钟域”即“Clock Domain Crossing”...

2024-01-08 标签：fpga触发器同步复位 560 0

电路硬件，就没有飞不了的线

电容ESR太小导致电压参考环路不稳定，找电源组要个小电阻去。 我：你们有没有小一点的电阻，零点几欧姆那种？

2024-03-28 标签：电源电阻电容 544 0