时钟

时序约束的相关知识(二)

设置 Input-to-Reg 时序路径的约束时，不仅需要创建时钟模型，还需要设置输入延时 (input delay)。设置 input delay 时...

2023-03-31 标签：寄存器时钟约束 2114 0

逻辑综合的相关知识

综合，就是在标准单元库和特定的设计约束基础上，把数字设计的高层次描述转换为优化的门级网表的过程。标准单元库对应工艺库，可以包含简单的与门、非门等基本逻辑...

2023-03-30 标签：fpga时钟触发器 1074 0

门延迟类型介绍

前两节中所介绍的门级电路都是没有延迟的，实际门级电路都是有延迟的。

2023-03-30 标签：仿真信号Verilog 2875 0

时钟切换电路设计方案

随着各种应用场景的限制，芯片在运行时往往需要在不同的应用下切换不同的时钟源，例如低功耗和高性能模式就分别需要低频率和高频率的时钟。两个时钟源有可能是同源...

2023-03-29 标签：电路设计仿真信号 1516 0

偶数分频、奇数分频、半整数分频和小数分频详解

初学 Verilog 时许多模块都是通过计数与分频完成设计，例如 PWM 脉宽调制、频率计等。而分频逻辑往往通过计数逻辑完成。本节主要对偶数分频、奇数分...

2023-03-29 标签：PWMVerilog时钟 5153 0

时钟的相关知识

几乎稍微复杂的数字设计都离不开时钟。时钟也是所有时序逻辑建立的基础。前面介绍建立时间和保持时间时也涉及过时钟偏移的概念。下面将总结下时钟的相关知识，以便...

2023-03-28 标签：反馈电路振荡器振荡电路 2021 0

SPI协议概括

SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。 是Motorola首先在其MC68HCXX系...

2023-03-27 标签：PCB接口通信 904 0

SPI的设计与实现

SPI 全称为 Serial Peripheral Interface，译为串行外设接口。它是 Motorola 公司推出的一种相对高速的同步、全双工的...

2023-03-26 标签：接口时钟SPI 1430 0

FIFO的原理和设计

FIFO（First In First Out）是异步数据传输时经常使用的存储器。该存储器的特点是数据先进先出（后进后出）。其实，多位宽数据的异步传输问...

2023-03-26 标签：存储器fifo计数器 3306 0

时钟抖动的影响

抖动和相位噪声是晶振的非常重要指标，本文主要从抖动和相位噪声定义及原理出发，阐述其在不同场景下对数字系统、高速串行接口、数据转换器和射频系统的影响。

2023-03-26 标签：晶振pll抖动 1304 0

小数分频器的设计

前面分别介绍了偶数和奇数分频（即整数分频），接下来本文介绍小数分频。

2023-03-23 标签：脉冲分频器时钟 1237 0

VCDL时钟检测电路解决问题

上一篇文章提到了DLL的谐波问题，解决该问题的有效措施是对Vcont进行复位上拉。

2023-03-23 标签：检测电路dll谐波 1600 0