完善资料让更多小伙伴认识你，还能领取20积分哦，立即完善>
标签 > 锁存器
锁存器（Latch）是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。
锁存器（Latch）是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁存器的最主要作用是缓存，其次完成高速的控制器与慢速的外设的不同步问题，再其次是解决驱动的问题，最后是解决一个 I/O 口既能输出也能输入的问题。锁存器是利用电平控制数据的输入，它包括不带使能控制的锁存器和带使能控制的锁存器。
锁存器（Latch）是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁存器的最主要作用是缓存，其次完成高速的控制器与慢速的外设的不同步问题，再其次是解决驱动的问题，最后是解决一个 I/O 口既能输出也能输入的问题。锁存器是利用电平控制数据的输入，它包括不带使能控制的锁存器和带使能控制的锁存器。
原理
CMOS反相器的功能是可以使输出获得跟输入相反的逻辑值，那如果把两个反相器的输入跟输出连接在一起会出现什么情况呢？我们来看下图，假设某个时刻反相器A的输入是1，那么其输出会是0；因为A的输出连接到B的输入端，即反相器B的输入为0，那么其输出会变为1；又因为B的输出连接到A的输入端，即B输出的1反馈回A的输入，对刚才假设的“A的输入为1”进行了确认和加强。此时A的输入确实为1，按A和B的输入输出连接关系，又走了一遍刚才的路程，如此循环，结果是反相器A的输出稳定为0，反相器B的输出稳定为1。这个结构的电路有两个稳定的状态，一般称之为双稳态电路。可见类似的双稳态电路可以稳定地保持其节点中的值（数据），具有记忆功能，这就是锁存器工作的原理。
从上面介绍可看出，首尾相接的两个反相器构成了互相反馈耦合的形态，这就是锁存器的基本电路结构。但是这里是基于一个假设，假设反相器A的输入为1，那么它的输出为0，两个反相器连在一起通过互相反馈加强，则能保持0和1两个值。如果没有这个假设，它能保存的值将是不确定的。这类似于“鸡生蛋还是蛋生鸡”的谜局，要将此电路当锁存器使用，就必须打破这个“是输入先有0，还是输出先反馈回1”的僵局。于是给它加了两个输入端，由于反相器只有1个输入，因此改用或非门来代替。电路结构如下图，根据或非门“只要有一个输入为1，其输出就为0”的特性，当R为1时，虽然有反馈存在，也可以强制输出Q=0；当S为1时，则强制输出Q=1。这就是R-S锁存器，R意为Reset，清零的意思；S意为Set，置1的意思。
R-S锁存器的结构是最基本的锁存结构，实际应用中一般会进行各种改造和扩展，至少会加一个输入端作为控制信号，该信号有效时，锁存器能持续地输入、输出数据。其控制信号一般为高电平，因此锁存器是一种对脉冲电平敏感的存储单元电路，可以在特定输入脉冲电平作用下改变状态。锁存器的最主要作用是缓存，除了特殊用途如异步电路或很简单的逻辑，其他场合已经很少直接应用锁存器，因为其结构简单而且对电平敏感，不适合在主流的对时钟敏感的集成电路中应用。一般都是使用以锁存器为基础的触发器或寄存器。
锁存器的最主要作用
1：缓存、
2：完成高速的控制其与慢速的外设的不同步问题、
3：是解决驱动的问题（提供的电流比51IO口输出电流大）
4：拓展I/O口（可以很猥琐的用锁存器幂叠加方法，即锁存器的Q再接锁存器~ 实现IO口的无限拓展···）
锁存器应用实例
I/O口复用：当单片机连接片外存储器时，要接上锁存器，这是为了实现地址的复用。假设，MCU 端口其中的 8 路的 I/O 管脚既要用于地址信号又要用于数据信号，这时就可以用锁存器先将地址锁存起来。（具体操作：先送地址信息，由ＡＬＥ使能锁存器将地址信息锁存在外设的地址端，然后送数据信息和读写使能信号，在指定的地址进行读写操作）
如果单片机的总线接口只作一种用途，不需要接锁存器；如果单片机的总线接口要作两种用途，就要用到锁存器。例如：一个I/O口要控制两个 LED，对第一个 LED 送数据时，“打开”第一个锁存器而“锁住”第二个锁存器，使第二个 LED 上的数据不变。对第二个 LED 送数据时，“打开”第二个锁存器而“锁住”第一个锁存器，使第一个 LED 上的数据不变。如果单片机的一个口要做三种用途，则可用三个锁存器，操作过程相似。就这一种用法而言，可以把锁存器视为单片机的 I/O 口的扩展器。
74HC573引脚分布图
由上边这个真值表可以看出：OE为高时，输出始终为高阻态，此时芯片处于不可控制状态，所以在一般应用中，我们必须将OE接低电平。
LE则是输出端状态改变使能端，当LE为低电平，输出端Q始终保持上一次存储的信号（从D端输入），当LE为高电平时，Q紧随D的状态变化，并将D的状态锁存。
也就是说当锁存使能端LE为高时，这些器件的锁存对于数据是透明的（也就是说输出同步）。当锁存使能变低时，符合建立时间和保持时间的数据会被锁存。
另外：对锁存器的输入是和标准 CMOS 输出兼容的；若再加上上拉电阻，他们能和 LS/ALSTTL 输出兼容。
锁存器的电路连接及使用详解：
（结合上面的锁存器引脚说明）
0：vcc gnd 供电不用多说吧？
1：OE接地
2：D0-D7接我们的信号发射端 （一般为单片机用来传输数据的I/O口）
3：Q0-Q7接我们要接受信息的终端（数码管，液晶，or anyother device）
4：LE接一个I/O口（此I/O脚可视为锁存器 锁存功能 的开关，高电平为更新Q端信号（要更新的信号从D输入）低电平则不更新）
锁存器，触发器，寄存器和缓冲器的区别
一、锁存器
锁存器（latch）---对脉冲电平敏感，在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。
锁存器不同于触发器，它不在锁存数据时，输出端的信号随输入信号变化，就像信号通过一个缓冲器一样；一旦锁存信号起锁存作用，则数据被锁住，输入信号不起作用。锁存器也称为透明锁存器，指的是不锁存时输出对于输入是透明的。
锁存器（latch）：我听过的最多的就是它是电平触发的，呵呵。锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，当锁存器处于使能状态时，输出才会随着数据输入发生变化。（简单地说，它有两个输入，分别是一个有效信号EN，一个输入数据信号DATA_IN，它有一个输出Q，它的功能就是在EN有效的时候把DATA_IN的值传给Q，也就是锁存的过程）。
应用场合：数据有效迟后于时钟信号有效。这意味着时钟信号先到，数据信号后到。在某些运算器电路中有时采用锁存器作为数据暂存器。
缺点：时序分析较困难。
不要锁存器的原因有二：1、锁存器容易产生毛刺，2、锁存器在ASIC设计中应该说比ff要简单，但是在FPGA的资源中，大部分器件没有锁存器这个东西，所以需要用一个逻辑门和ff来组成锁存器，这样就浪费了资源。
优点：面积小。锁存器比FF快，所以用在地址锁存是很合适的，不过一定要保证所有的latch信号源的质量，锁存器在CPU设计中很常见，正是由于它的应用使得CPU的速度比外部IO部件逻辑快许多。latch完成同一个功能所需要的门较触发器要少，所以在asic中用的较多。 二、触发器
触发器（Flip-Flop，简写为 FF），也叫双稳态门，又称双稳态触发器。是一种可以在两种状态下运行的数字逻辑电路。触发器一直保持它们的状态，直到它们收到输入脉冲，又称为触发。当收到输入脉冲时，触发器输出就会根据规则改变状态，然后保持这种状态直到收到另一个触发。
触发器（flip-flops）电路相互关联，从而为使用内存芯片和微处理器的数字集成电路（IC）形成逻辑门。它们可用来存储一比特的数据。该数据可表示音序器的状态、计数器的价值、在计算机内存的ASCII字符或任何其他的信息。
有几种不同类型的触发器（flip-flops）电路具有指示器，如T（切换）、S-R（设置/重置）J-K（也可能称为Jack Kilby）和D（延迟）。典型的触发器包括零个、一个或两个输入信号，以及时钟信号和输出信号。一些触发器还包括一个重置当前输出的明确输入信号。第一个电子触发器是在1919年由W.H.Eccles和F.W.Jordan发明的。
触发器（flip-flop）---对脉冲边沿敏感，其状态只在时钟脉冲的上升沿或下降沿的瞬间改变。
T触发器（Toggle Flip-Flop，or Trigger Flip-Flop）设有一个输入和输出，当时钟频率由0转为1时，如果T和Q不相同时，其输出值会是1。输入端T为1的时候，输出端的状态Q发生反转；输入端T为0的时候，输出端的状态Q保持不变。把JK触发器的J和K输入点连接在一起，即构成一个T触发器。
应用场合：时钟有效迟后于数据有效。这意味着数据信号先建立，时钟信号后建立。在CP上升沿时刻打入到寄存器。
三、寄存器
寄存器（register）：用来存放数据的一些小型存储区域，用来暂时存放参与运算的数据和运算结果，它被广泛的用于各类数字系统和计算机中。其实寄存器就是一种常用的时序逻辑电路，但这种时序逻辑电路只包含存储电路。寄存器的存储电路是由锁存器或触发器构成的，因为一个锁存器或触发器能存储1位二进制数，所以由N个锁存器或触发器可以构成N位寄存器。 工程中的寄存器一般按计算机中字节的位数设计，所以一般有8位寄存器、16位寄存器等。
对寄存器中的触发器只要求它们具有置1、置0的功能即可，因而无论是用同步RS结构触发器，还是用主从结构或边沿触发结构的触发器，都可以组成寄存器。一般由D触发器组成，有公共输入/输出使能控制端和时钟，一般把使能控制端作为寄存器电路的选择信号，把时钟控制端作为数据输入控制信号。
寄存器的应用
1. 可以完成数据的并串、串并转换；
2.可以用做显示数据锁存器：许多设备需要显示计数器的记数值，以8421BCD码记数，以七段显示器显示，如果记数速度较高，人眼则无法辨认迅速变化的显示字符。在计数器和译码器之间加入一个锁存器，控制数据的显示时间是常用的方法。
3.用作缓冲器；
4. 组成计数器：移位寄存器可以组成移位型计数器，如环形或扭环形计数器。
四、移位寄存器
移位寄存器：具有移位功能的寄存器称为移位寄存器。
寄存器只有寄存数据或代码的功能。有时为了处理数据，需要将寄存器中的各位数据在移位控制信号作用下，依次向高位或向低位移动1位。移位寄存器按数码移动方向分类有左移，右移，可控制双向（可逆）移位寄存器；按数据输入端、输出方式分类有串行和并行之分。除了D边沿触发器构成移位寄存器外，还可以用诸如JK等触发器构成移位寄存器。
您是否想过磁传感器的工作原理？其中的部分奥秘来自两个关键的微型组件：开关和锁存器。霍尔效应开关和锁存器是基本的非接触式传感器，从智能手机和电脑，到复杂的...
锁存器（Latch）作为数字电路中的一种基本存储单元，具有对脉冲电平敏感的特性，能够在特定条件下保持或更新其存储的数据状态。其技术参数是评估锁存器性能、...
在Verilog HDL中实现锁存器（Latch）通常涉及对硬件描述语言的基本理解，特别是关于信号如何根据控制信号的变化而保持或更新其值。锁存器与触发器...
在深入探讨锁存器的输出时序时，我们需要详细分析锁存器在不同控制信号下的行为表现，特别是控制信号（如使能信号E）的电平变化如何影响数据输入（D）到输出（Q...
锁存器（Latch）是数字电路中的一种重要组件，其工作时序对于理解其功能和在电路中的应用至关重要。锁存器的工作原理主要基于电平敏感的特性，它能够在特定输...
SR锁存器（Set-Reset Latch）是静态存储单元中最基本且结构相对简单的一种电路，它主要用于存储一位二进制信息，并能在输入信号的控制下改变其状态。
双稳态电路，作为一种具有两个稳定状态的电子电路，在电子技术领域扮演着重要角色。根据其结构、工作原理和应用场景的不同，双稳态电路可以划分为多种类型。
时序逻辑电路本身并不直接“产生”锁存器，但锁存器是时序逻辑电路中的重要组成部分。时序逻辑电路（Sequential Logic Circuits）与组合...
端口锁存器和引脚是微控制器和数字电路中常见的概念，它们在硬件设计和编程中扮演着重要的角色。 端口锁存器 端口锁存器（Port Latch）是一种存储数字...
R-S锁存器（Reset-Set Latch）是一种基本的数字逻辑电路，用于存储一位二进制信息。它由两个交叉耦合的反相器（NOT gate）和两个晶体管...
日前，Allegro 在 2024 年德国慕尼黑电子展上宣布推出了新型电感式位置传感器和一系列微功率磁性开关和锁存器芯片。这些先进的传感产品可降低系统成...
对于天窗顶电机位置，升降门电机，车窗升降电机和电子驻车制动（EPB）系统等应用，透过使用单个2D磁性速度和方向传感器，可以简化系统设计和生产，减少BOM...
Allegro推出一款用于汽车、消费和工业等应用的锁存器APS12202
Allegro 的 APS12202 为单硅片解决方案，每个芯片上都包括一个电压稳压器、一个霍尔电压发生器、一个小信号放大器、斩波器稳定、一个施密特触发...
在数字电路设计中，锁存器是一种重要的元件，而8D锁存器则因其特殊的特性和广泛的应用领域而备受工程师们的青睐。本文将深入探讨8D锁存器的工作原理、特性以及...
电子发烧友网报道（文/李宁远）在数字逻辑电路中，有两类重要的元件，锁存器和触发器。这二者，在我们日常生活的手机、电脑、家电等等电子设备中都可以找到它们的...
Diodes 公司 (Diodes) (Nasdaq：DIOD) 将 AH371xQ 系列高电压霍尔效应锁存器加入产品组合。
锁存器的工作原理 锁存器（latch）是一种用于存储和记忆数字信号的电路。它被广泛用于计算机和数字电子电路中，用于实现内存存储、寄存器和其他计算单元。...
数字电源时序器的内部结构与数字电源时序器的常见故障 数字电源时序器是一种用于测试和模拟不同电源在工作条件下的原型的调试设备。它的内部结构主要涉及到控制芯...
纳芯微宣布推出基于隧道磁阻 (TMR) 的超低功耗磁开关/锁存器NSM105x系列，为数字位置检测提供高精度的解决方案，可被广泛应用于工业与消费领域的位置检测。
2023年10月9日，上海 —— 纳芯微宣布推出基于隧道磁阻 (TMR) 的超低功耗磁开关/锁存器NSM105x系列，为数字位置检测提供高精度的解决方案...
换一批
编辑推荐厂商产品技术软件/工具OS/语言教程专题
| 电机控制 | DSP | 氮化镓 | 功率放大器 | ChatGPT | 自动驾驶 | TI | 瑞萨电子 |
| BLDC | PLC | 碳化硅 | 二极管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 无刷电机 | FOC | IGBT | 逆变器 | 文心一言 | 5G | 英飞凌 | 罗姆 |
| 直流电机 | PID | MOSFET | 传感器 | 人工智能 | 物联网 | NXP | 赛灵思 |
| 步进电机 | SPWM | 充电桩 | IPM | 机器视觉 | 无人机 | 三菱电机 | ST |
| 伺服电机 | SVPWM | 光伏发电 | UPS | AR | 智能电网 | 国民技术 | Microchip |
| 开关电源 | 步进电机 | 无线充电 | LabVIEW | EMC | PLC | OLED | 单片机 |
| 5G | m2m | DSP | MCU | ASIC | CPU | ROM | DRAM |
| NB-IoT | LoRa | Zigbee | NFC | 蓝牙 | RFID | Wi-Fi | SIGFOX |
| Type-C | USB | 以太网 | 仿真器 | RISC | RAM | 寄存器 | GPU |
| 语音识别 | 万用表 | CPLD | 耦合 | 电路仿真 | 电容滤波 | 保护电路 | 看门狗 |
| CAN | CSI | DSI | DVI | Ethernet | HDMI | I2C | RS-485 |
| SDI | nas | DMA | HomeKit | 阈值电压 | UART | 机器学习 | TensorFlow |
| Arduino | BeagleBone | 树莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 华秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
长沙市望城经济技术开发区航空路6号手机智能终端产业园2号厂房3层（0731-88081133）
电子发烧友 （电路图） 湘公网安备43011202000918
工商网监
湘ICP备2023018690号-1
