Pcb layout

Pcb layout简介

　　PCB（Printed circuit board）印刷电路板，又称印制电路板，作为电子元件的载体，实现了电子元器件之间的线路连接和功能实现。传统的电路板工艺，采用了印刷蚀刻阻剂的工法，做出电路的线路及图面，因此被称为印制电路板或印刷线路板。

　　特性

　　21世纪人类进入了信息化社会，电子产业得到了飞速发展，人们的工作生活和各种电子产品密不可分。而作为电子产品不可缺少的重要载体-PCB，也扮演了日益重要的角色。电子设备呈现高性能、高速、轻薄的趋势，PCB作为多学科行业已成为电子设备最关键技术之一。PCB行业在电子互连技术中占有举足轻重的地位。

Pcb layout百科

　　PCB（Printed circuit board）印刷电路板，又称印制电路板，作为电子元件的载体，实现了电子元器件之间的线路连接和功能实现。传统的电路板工艺，采用了印刷蚀刻阻剂的工法，做出电路的线路及图面，因此被称为印制电路板或印刷线路板。

　　特性

　　21世纪人类进入了信息化社会，电子产业得到了飞速发展，人们的工作生活和各种电子产品密不可分。而作为电子产品不可缺少的重要载体-PCB，也扮演了日益重要的角色。电子设备呈现高性能、高速、轻薄的趋势，PCB作为多学科行业已成为电子设备最关键技术之一。PCB行业在电子互连技术中占有举足轻重的地位。

　　PCB设计流程

　　常规PCB设计包括建库、调网表、布局、布线、文件输出等几个步骤，但常规PCB设计流程已经远远不能满足日益复杂的高速PCB设计要求。由于SI仿真、PI仿真、EMC设计、单板工艺等都需要紧密结合到设计流程中，同时为了实现品质控制，要在各节点增加评审环节，实际的PCB设计流程要复杂得多。图中为PCB设计公司一博科技的较典型的PCB设计流程，能更好地解决高速设计带来的问题。

　　如何学习PCB layout

　　任务学习PCB Layout至少需要掌握的几点：

　　（1）电路的基本原理，可以参考《电路分析基础》。

　　（2）选择Design 工具，推荐cadence，我也用过AD，个人感觉还是Cadence更强大顺手。而且你本人想拿尖端科技的电路板，我不知道如何定义尖端，其实一个PCB 最挑战的地方还是设计和成本Fab能力之间的矛盾，几十层板（目前做过最多的48层，最少的24层），小的pin pitch，狭小的走线空间，苛刻信号质量要求，繁琐的走线约束，完成过后还有一些列的检查，而这些工作我相信用Cadence来完成会更方便轻松。

　　（3）会利用cadence画原理图，这点很重要，如果不知道电路原理，其实你很难做一个好的Placement（我不知道这个词语是否通用，所以还是解释一下：原理图的器件在PCB的实际布局），本人觉得一个好的Placement其实就完成了一个PCB设计的一大半了。

　　（4）会根据原理图利用好PCB的空间，做合理的Placement，保证最好的信号路径，最大的信号走线空间。做完Placement后调整好silk，这可是最后板子做出来的脸面。

　　（5）会设计PCB的stackup，一个合理最优的（不牺牲信号质量的前提下，兼顾成本和走线复杂度，因为肯定层越多线越好走，但是成本越高）。设计走线约束规则，然后就是完成Layout。

　　（个人觉得其实Layout在这个完整的过程中是最简单的，因为在约束条件下，只要稍微有些经验就可以完成最后的layout工作）

　　（6）知道Fab厂家的实际Fab能力，当然你得清楚你的PCB做出来，厂家能否生成（如果你设计出100层的板子（就算有估计也是天价），我不知道哪个厂家可以生成出来，我目前知道身边最多Fab的也就60多层（40x60cm 10多W美金），还没听过70层的）

　　（7）会做报价，知道每项Fab的收费，叠层，盲孔，埋孔，塞孔，背钻，加工精度，钻孔比要求，线宽等等，可以在原理图初期就估算出报价，甚至在设计时把成本考虑进去，使最后的产品具有价格竞争力。

　　（8）完成PCB后会检查，包括阻抗匹配等长线宽检查，电源线负载能力检查，重复走线检查，短路断路检查，信号回流路径检查等等关于信号的检查，还有实际的Fab能力检查，线宽检查，线间距，线孔距等等。

　　（9）生成Fab文件，交由Fab厂家生产。

　　（10）上面还遗漏了一点，就BOM选项，根据原理图，考虑器件的成本供货周期，对Placement影响情况（如果都是相同参数的电阻，大多数情况下我愿意选择小尺寸的，因为可以节约PCB空间）选择最合适的器件。

　　总结：虽然楼主只是问了Layout问题，但是这些看似和Layout无关的部分其实，是Layout不可或缺的部分，如果你要开自己的公司这些你不可能不知道，就算只是代工Layout，也许不需要Placement甚至设置约束条件，但是这些一定是必不可少的。

　　PCB Layout初学者必会知识总结

　　PCB是印刷电路板（即Printed Circuit Board）的简称。印刷电路板是组装电子零件用的基板，是在通用基材上按预定设计形成点间连接及印制元件的印制板。该产品的主要功能是使各种电子零组件形成预定电路的连接，起中继传输的作用，是电子产品的关键电子互连件，有“电子产品之母”之称。

　　本内容为pcb layout初学者整理了相关的技术点及设计经验、技巧等知识，方便初学者快速上手。

　　一、pcb layout是什么

　　PCB是印刷电路板（即Printed Circuit Board）的简称。印刷电路板是组装电子零件用的基板，是在通用基材上按预定设计形成点间连接及印制元件的印制板。该产品的主要功能是使各种电子零组件形成预定电路的连接，起中继传输的作用，是电子产品的关键电子互连件，有“电子产品之母”之称。印刷电路板作为电子零件装载的基板和关键互连件，任何电子设备或产品均需配备。其下游产业涵盖范围相当广泛，涉及一般消费性电子产品、信息、通讯、医疗，甚至航天科技（资讯 行情 论坛）产品等领域。随着科学技术的发展，各类产品的电子信息化处理需求逐步增强，新兴电子产品不断涌现，使PCB产品的用途和市场不断扩展。新兴的3G手机、汽车电子、LCD、IPTV、数字电视、计算机的更新换代还将带来比现在传统市场更大的PCB市场。

　　LAYOUT是布局规划的意思。

　　结合起来：PCB LAYOUT就是印刷电路板布局布线的中文意思。

　　二、Pcb layout基础之常用电子元器件英文

　　特别是在用PADS9.3或者allegro16.3画原理图时，了解常用电子元器件英文是不可少的一个环节。经常我们用一个零件的前三个英文字母来代替一个零件，pcb设计培训中例如：电阻用RES，电容用CAP，电感用IND，……等等。下面列举了一些相信能帮助你。

　　电压 voltage

　　电流 current

　　欧姆 Ohm

　　伏特 Volt

　　安培 Ampere

　　瓦特 Watt

　　电路 circuit

　　电路元件 circuit element，

　　电阻 resistance

　　电阻器 resistor

　　电感 inductance

　　电感器 inductor

　　电容 capacitance

　　电容器 capacitor

　　欧姆定律 Ohm’s law

　　基尔霍夫定律 Kirchhoff’s law

　　基尔霍夫电压定律 Kirchhoff’s voltage law（KVL）

　　基尔霍夫电流定律 Kirchhoff’s current law（KCL）

　　回路 loop

　　网络 network

　　无源二端网络 passive two-terminal network

　　有源二端网络 active two-terminal network

　　三、pcb layout中必须要考虑的问题

　　pcb设计画电路边框，边框线与元件引脚焊盘最短距离不能小于2MM，（一般取5MM较合理）否则下料困难。同一电路板中，电源线。地线比信号线粗。

　　元件布局原则

　　一般原则：在PCB设计中，如果电路系统同时存在数字电路和模拟电路.pcblayout培训以及大电流电路，则必须分开布局，使各系统之间藕合达到最小在同一类型电路中，按信号流向及功能，分块，分区放置元件。

　　输入信号处理单元，输出信号驱动元件应靠近pcb设计培训电路板边，使输入输出信号线尽可能短，以减小输入输出的干扰。

　　元件放置方向： 元件只能沿水平和垂直两个方向排列。否则不得于插件。 当元件间电位差较大时，元件间距应足够大，防止出现放电现象。

　　元件间距。对于中等密度板，小元件，如小功率电阻，电容，二极管，等分立元件彼此的间距与插件，焊接工艺有关，波峰焊接时，元件间距可以取50-100MIL（1.27–2.54MM）手工可以大些，如取100MIL，集成电路芯片，元件间距一般为100–150MIL在而已进IC去藕电容要靠近芯片的电源秋地线引脚。不然滤波效果会变差。在数字电路中，为保证数字电路系统可靠工作，

　　在每一数字集成电路芯片的电源和地之间均放置IC去藕电容。去藕电容一般采用瓷片电容，容量为0.01~0.1UF去藕电容容量的选择一般按系统工作频率F的倒数选择。此外，在电路电源的入口处的电源线和地线之间也需加接一个10UF的电容，以及一个0.01UF的瓷片电容。

　　时钟电路元件尽量靠近单片机芯片的时钟信号引脚，以减小时钟电路的连线长度。且下面最好不要走线。刚印刷导线电阻大，线上的电压降也就大，影响电路的性能， 线宽太宽，则布线密度不高，板面积增加，除了增加成本外，也不利于小型化。

　　如果电流负荷以20A/平方毫米计算，当覆铜箔厚度为0.5MM时，（一般为这么多，）则1MM（约40MIL）线宽的电流负荷为1A，因此，线宽取1–2.54MM（40–100MIL）能满足一般的应用要求，大功率设备板上的地线和电源，根据功率大小，可适当增加线宽，而在小功率的数字电路上，为了提高布线密度，最小线宽取0.254–1.27MM（10–15MIL）就能满足。

　　四、pcb layout工程师应该熟悉的几种模块

　　下面是在pcb设计中经常会碰到的几个模块，作为一个pcb layout工程师应该对这些熟悉。

　　I-mode 和 CHTML

　　i-mode是日本电信（NTT）的子公司DoCoMo在日本市场推出的无线通讯服务。是目前世界上使用人数最多（都在日本）的无线互联网服务。I-mode 和 WAP

　　的主要区别在于：I-mode 的内容是用CHTML写成的，因此现行的大部分网络内容只要稍做修改可以使用;而WAP使用的是WML，pcb

　　layout培训现有的网络内容必须转化为WML才能被WAP所使用。

　　CHTML（Compact HTML）HTML的一种变体。与HTML大部分兼容。

　　-----------

　　蓝牙（BlueTooth）

　　蓝牙是一种支持设备短距离通信（一般是10m之内）的无线电技术。pcb

　　layout设计培训能在包括移动电话、PDA、无线耳机、笔记本电脑、相关外设等众多设备之间进行无线信息交换。它的标准是IEEE802.15。工作在 2.4HGz

　　频带。带宽为1Mb/s

　　（注：蓝牙这名字很有意思，来自公元10世纪统一丹麦和瑞典的斯堪的纳维亚国王的名字。）

　　-----------

　　Wireless LAN

　　无线局域网，是由局域网发展而来，标准是IEEE802.11、IEEE802.11b 和IEEE802.11a。其中802.11b

　　工作在2.4GHz频带，带宽可达11Mbps。而802.11a定义在5GHz频带，带宽有望达到54Mb/s 。但相应地，Wireless

　　HomeRF

　　HomeRF主要为家庭网络设计的无线射频技术，是IEEE802.11与DECT的结合，旨在降低成本。HomeRF也采用了扩频技术，工作在2.4GHz频带，目前HomeRF的带宽为1～2Mb/s，未来会增到10Mb/s。

　　-----------

　　SyncML

　　SyncML是一种行业通用的移动数据同步化协议。利用SyncML可使移动设备上的数据与远程数据保持同步状态。由Ericsson、 IBM、 Lotus、

　　Matsushita、Motorola、 Nokia、 Palm、 Psion和Starfish Software等公司组成的协会所开发。

　　五、pcb layout基础之电源、地线的处理

　　对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，pcblayout既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。 现只对降低式抑制噪音作以表述：

　　A、用大面积铜层作地线用，在印制板上把没被用上的地方都与地相连接作为地线用。pcb设计培训或是做成多层板，电源，地线各占用一层。

　　B、众所周知的是在电源、地线之间加上去耦电容。

　　C、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线》电源线》信号线，pcb设计通常信号线宽为：0.2～0.3mm，最经细宽度可达0.05～0.07mm，电源线为1.2～2.5mm

　　对数字电路的PCB可用宽的地导线组成一个回路， 即构成一个地网来使用（模拟电路的地不能这样使用）。

　　六、pcb layout必须要了解EMI的三要素

　　只有先了解才有可能去避免它，减少它在电路中的危害。EMC电磁兼容是pcb layout必须的一课。不知道如何减少EMI，那么这样做pcb layout是没有很大价值的

　　电磁干扰三要素：

　　骚扰源

　　耦合途径

　　敏感设备

　　为了实现电磁兼容，必须从上面三个基本要素出发，运用技术和组织两方面措施。

　　所谓技术措施，就是从分析电磁骚扰源、耦合途径和敏感设备着手，采取有效的 技术手段，抑制骚扰源、消除或减弱骚扰的耦合、降低敏感设备对骚扰的响应或增加电磁敏感性电平;

　　为了对人为骚扰进行限制，并验证所采用的技术措施的有效性，还必须采取组织措施，制定和遵循一套完整的标准和规范，进行合理的频谱分配，控制与管理频谱的使用，依据频率、工作时间、天线方向性等规定工作方式，分析电磁环境并选择布置地域，进行电磁兼容性管理等。

　　电磁骚扰源：任何形式的自然或电能装置所发射的电磁能量，能使共享同一环境的人或其它生物受到伤害，或使其它设备、分系统或系统发生电磁危害，导致性能降低或失效，即称为电磁骚扰源。

　　耦合途径：即传输电磁骚扰的通路或媒介。

　　敏感设备（Victim）： 是指当受到电磁骚扰源所发射的电磁量的作用时，会受到伤害的人或其它生物，以及会发生电磁危害，导致性能降低或失效的器件、设备、分系统或系统。许多器件、设备、分系统或系统可以既是电磁骚扰源又是敏感设备。

　　七、pcb layout初学者如何理解差分信号

　　什么是差分信号？ 通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对线就称为差分线。差分线阻抗怎么算？各种差分信号的阻抗都不一样的，比如USB的D+ D-，差分线阻抗是90ohm，1394的差分线是110ohm，最好先看看规格书或者相关资料。现在已经有很多计算阻抗工具，比如polar的si9000，影响差分阻抗的因素有线宽、差分线间距、介质介电常数、介质的厚度（差分线到参考面之间的介质厚度），一般是调整差分线间距和线宽来控制差分阻抗的。做板的时候也要跟厂家说明哪些线要控制阻抗。一个差分信号是用一个数值来表示两个物理量之间的差异。从严格意义上来讲，所有电压信号都是差分的，因为一个电压只能是相对于另一个电压而言的。在某些系统里，系统‘地’被用作电压基准点。当‘地’当作电压测量基准时，这种信号规划被称之为单端的。我们使用该术语是因为信号是用单个导体上的电压来表示的。

　　对于 PCB LAYOUT工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过 Layout 的人都会了解差分走线的一般要求，pcb设计那就是“等长、等距”。等长是为了保证两个差分信号时刻保持相反极性，减少共模分量;等距则主要是为了保证两者差分阻抗一致，减少反射。“尽量靠近原则”有时候也是差分走线的要求之一。 差分走线也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果，引入共模噪声。此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个问题。在一般频率（GHz 以下），EMI 也不会是很严重的问题，实验表明，相距 500Mils 的差分走线，在3 米之外的辐射能量衰减已经达到 60dB，足以满足 FCC 的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。下面重点讨论一下 PCB 差分信号设计中几个常见的误区。

　　认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰。虽说这种做法在大多数情况下是非常有利的，但不是绝对的，如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制 EMI 的目的了。如何才能保证差分走线具有良好的隔离和屏蔽呢？增大与其它信号走线的间距是最基本的途径之一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过4 倍线宽时，它们之间的干扰就极其微弱了，基本可以忽略。此外，通过地平面的隔离也可以起到很好的屏蔽作用，这种结构在高频的（10G 以上）IC 封装PCB 设计中经常会用采用，被称为 CPW 结构，可以保证严格的差分阻抗控制（2Z0）。

　　我实际工作的体会：

　　如图，大电流的模块要挨近电源，弱电走向强电；数字地、模拟地一点共地；高频的器件电源线、地线要避免长线；每个数字 ic 电源脚与接地脚之间，以最短路径焊接高频滤波电容，如 CC1 高频瓷介电容，重要部位加钽电容滤波。干扰大的部位用示波器就可以看清楚。