cache技术

一文详解超标量处理器

处理器（central process unit,简称CPU）是手机的核心部件，其主要功能是取指令并译码执行。

2023-12-05 标签：处理器寄存器CICS 1331 0

Vulkan在移动端渲染中的带宽与同步详解

早先PC端的GPU大多数采用的是IMR的架构。IMR架构的大体流程如图所示，值得注意的是对于每个像素，经过数次的color/depth的读写，最终绘制到...

2023-12-01 标签：RAWcache技术Vulkan 971 0

浅析Cache多核之间的一致性MESI协议

进入正文，我们来看现代 ARM 架构体系（DynamIQ 架构）中的 cache 层级关系图。注意 L1/L2 都在 core 中，L3 在 clust...

2023-10-27 标签：RMSARM架构Cortex-A7 818 0

Armv9 Cortex-A720的L1 System memory简析

Cortex-A720 的 L1 指令内存系统用于提取指令并预测分支。它包括 L1 指令缓存、L1 指令 Translation Lookaside B...

2023-10-24 标签：缓冲器ARM芯片MMU 1162 0

看看ARM处理器存储访问一致性问题

当存储系统中引入了cache和写缓冲区（Write Buffer）时，同一地址单元的数据可能在系统中有多个副本，分别保存在cache、Write Buf...

2023-10-17 标签：DDRARM处理器DMA控制器 1335 0

深入理解Armv9 DSU-110中的L3 cache

在共享DSU-110 DynamIQ cluster中，所有core共享L3缓存。

2023-10-11 标签：加速器RAMARM芯片 1841 0

Linux内存泄漏该如何去检测呢？

mtrace（memory trace），是 GNU Glibc 自带的内存问题检测工具，它可以用来协助定位内存泄露问题。

2023-09-21 标签：寄存器LINUX内核GNU 1068 0

怎样使用SpinalHDL Pipeline组件里的resulting及overloaded？

关于stageableToData，在之前的文章中已有介绍，今天来看下stageableOverloadedToData以及stageableResul...

2023-09-11 标签：处理器驱动器Pipeline 1022 0

ARM处理器中CP15协处理器地址变换过程详解

之前我们在学习MMU的时候， **知道这个内存的分配和CP15协处理器** 。这里先介绍一下CP15寄存器以及访问CP15寄存器的汇编指令。

2023-09-08 标签：编码器寄存器ARM处理器 1397 0

请问ARMv8如何读取cache line中的MOESI信息呢？

本文以Cortex-A53处理器为例，通过访问 处理器中的 **内部存储单元** （tag RAM和dirty RAM），来读取cache line 中...

2023-09-08 标签：处理器寄存器RAM 864 0

Arm Cortex-A53 cache的架构解析

A53的L1 Data cache遵从的是MOESI协议，如下所示在L1 data cache的tag中存有MOESI的标记位。

2023-09-01 标签：处理器armRAM 8331 0

基于ChatGLM2和OpenVINO™打造中文聊天助手

ChatGLM 是由清华大学团队开发的是一个开源的、支持中英双语的类 ChatGPT 大语言模型，它能生成相当符合人类偏好的回答, ChatGLM2 ...

2023-08-24 标签：编码器向量机cache技术 1305 0

GPU Microarch学习笔记

GPU的线程从thread grid 到thread block，一个thread block在CUDA Core上执行时，会分成warp执行，warp...

2023-08-14 标签：寄存器编译器CUDA 864 0

一般会如何实现文件传输？零拷贝如何提升文件传输性能？

服务器提供文件传输功能，需要将磁盘上的文件读取出来，通过网络协议发送到客户端。

2023-07-26 标签：编码器dma数据交换 1031 0

计算机指令架构与微处理器设计原理

MIPS——内部无互锁级微处理器（ Microprocessor without interlocked piped stages ），采用RISC 指...

2023-06-27 标签：寄存器存储器虚拟机 2171 0

有什么方案可以优雅的优化掉这些多余的if/else呢？

前期迭代懒得优化，来一个需求，加一个if，久而久之，就串成了一座金字塔。

2023-06-19 标签：C语言MAPcache技术 917 0

Neoverse N2和CMN-700系统的PoC点在哪里？

DC IVAC/ DC CIVAC指令用于将一个虚拟地址对应的cache line从data cache或是unified cache失效或清除失效到P...

2023-06-09 标签：控制器寄存器SAM 2919 0

CPU缓存一致性协议MESI介绍

CPU在摩尔定律的指导下以每18个月翻一番的速度在发展，然而内存和硬盘的发展速度远远不及CPU。这就造成了高性能能的内存和硬盘价格及其昂贵。

2023-06-09 标签：处理器存储器SMB 899 0