标签　>　fifo

fifo

+关注 0人关注

First Input First Output的缩写，先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。

文章： 252 个

视频： 82 个

浏览： 43505 次

帖子： 751 个

详情
知识
相关内容

fifo简介

　在计算机中，先入先出队列是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令（指令就是计算机在响应用户操作的程序代码，对用户而言是透明的）。如图1所示，当CPU在某一时段来不及响应所有的指令时，指令就会被安排在FIFO队列中，比如0号指令先进入队列，接着是1号指令、2号指令……当CPU完成当前指令以后就会从队列中取出0号指令先行执行，此时1号指令就会接替0号指令的位置，同样，2号指令、3号指令……都会向前挪一个位置，这样解释大家清楚了吧？

fifo百科

　　First Input First Output的缩写，先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。

　　FIFO简介

　　图1 先进先出队列FIFO是队列机制中最简单的，每个接口上都存在FIFO队列，表面上看FIFO队列并没有提供什么QoS（Quality of Service，服务质量）保证，甚至很多人认为FIFO严格意义上不算做一种队列技术，实则不然，FIFO是其它队列的基础，FIFO也会影响到衡量QoS的关键指标：报文的丢弃、延时、抖动。既然只有一个队列，自然不需要考虑如何对报文进行复杂的流量分类，也不用考虑下一个报文怎么拿、拿多少的问题，而且因为按顺序取报文，FIFO无需对报文重新排序。简化了这些实现其实也就提高了对报文时延的保证。FIFO关心的就是队列长度问题，队列长度会影响到时延、抖动、丢包率。因为队列长度是有限的，有可能被填满，这就涉及到该机制的丢弃原则。常见的一个丢弃原则叫做Tail Drop机制。简单地说就是该队列如果已经满了，那么后续进入的报文被丢弃，而没有什么机制来保证后续的报文可以挤掉已经在队列内的报文。在这种机制中，如果定义了较长的队列长度，那么队列不容易填满，被丢弃的报文也就少了，但是队列长度太长了会出现时延的问题，一般情况下时延的增加会导致抖动也增加。如果定义了较短的队列，时延的问题可以得到解决，但是发生Tail Drop的报文就变多了。

　　FIFO队列原理简述

　　FIFO队列不对报文进行分类，当报文进入接口的速度大于接口能发送的速度时，FIFO按报文到达接口的先后顺序让报文进入队列，同时，FIFO在队列的出口让报文按进队的顺序出队，先进的报文将先出队，后进的报文将后出队。FIFO队列具有处理简单，开销小的优点。但FIFO不区分报文类型，采用尽力而为的转发模式，使对时间敏感的实时应用（如VoIP）的延迟得不到保证，关键业务的带宽也不能得到保证。

　　使用FIFO

　　FIFO一般用于不同时钟域之间的数据传输，比如FIFO的一端是AD数据采集，另一端是计算机的PCI总线，假设其AD采集的速率为16位 100K SPS，那么每秒的数据量为100K×16bit=1.6Mbps，而PCI总线的速度为33MHz，总线宽度32bit，其最大传输速率为1056Mbps，在两个不同的时钟域间就可以采用FIFO来作为数据缓冲。另外对于不同宽度的数据接口也可以用FIFO，例如单片机位8位数据输出，而DSP可能是16位数据输入，在单片机与DSP连接时就可以使用FIFO来达到数据匹配的目的。

　　重要参数

　　FIFO的宽度：也就是英文资料里常看到的THE WIDTH，它指的是FIFO一次读写操作的数据位，就像MCU有8位和16位，ARM32位等等，FIFO的宽度在单片成品IC中是固定的，也有可选择的，如果用FPGA自己实现一个FIFO，其数据位，也就是宽度是可以自己定义的。

　　FIFO的深度：THE DEEPTH，它指的是FIFO可以存储多少个N位的数据（如果宽度为N）。如一个8位的FIFO，若深度为8，它可以存储8个8位的数据，深度为12 ，就可以存储12个8位的数据，FIFO的深度可大可小，个人认为FIFO深度的计算并无一个固定的公式。在FIFO实际工作中，其数据的满/空标志可以控制数据的继续写入或读出。在一个具体的应用中不可能由一些参数精确算出所需的FIFO深度为多少，这在写速度大于读速度的理想状态下是可行的，但在实际中用到的FIFO深度往往要大于计算值。一般来说根据电路的具体情况，在兼顾系统性能和FIFO成本的情况下估算一个大概的宽度和深度就可以了。而对于写速度慢于读速度的应用，FIFO的深度要根据读出的数据结构和读出数据由那些具体的要求来确定。

　　满标志：FIFO已满或将要满时由FIFO的状态电路送出的一个信号，以阻止FIFO的写操作继续向FIFO中写数据而造成溢出（overflow）。

　　空标志：FIFO已空或将要空时由FIFO的状态电路送出的一个信号，以阻止FIFO的读操作继续从FIFO中读出数据而造成无效数据的读出（underflow）。

　　读时钟：读操作所遵循的时钟，在每个时钟沿来临时读数据。

　　写时钟：写操作所遵循的时钟，在每个时钟沿来临时写数据。

　　读指针：指向下一个读出地址。读完后自动加1。

　　写指针：指向下一个要写入的地址的，写完自动加1。

　　读写指针其实就是读写的地址，只不过这个地址不能任意选择，而是连续的。

　　4．FIFO的分类

　　根据FIFO工作的时钟域，可以将FIFO分为同步FIFO和异步FIFO。同步FIFO是指读时钟和写时钟为同一个时钟。在时钟沿来临时同时发生读写操作。异步FIFO是指读写时钟不一致，读写时钟是互相独立的。

　　5．FIFO设计的难点

　　FIFO设计的难点在于怎样判断FIFO的空/满状态。为了保证数据正确的写入或读出，而不发生溢出或读空的状态出现，必须保证FIFO在满的情况下，不能进行写操作。在空的状态下不能进行读操作。怎样判断FIFO的满/空就成了FIFO设计的核心问题。由于同步FIFO几乎很少用到，这里只描述异步FIFO的空/满标志产生问题。

　　在用到触发器的设计中，不可避免的会遇到亚稳态的问题（关于亚稳态这里不作介绍，可查看相关资料）。在涉及到触发器的电路中，亚稳态无法彻底消除，只能想办法将其发生的概率将到最低。其中的一个方法就是使用格雷码。格雷码在相邻的两个码元之间只由一位变换（二进制码在很多情况下是很多码元在同时变化）。这就会避免计数器与时钟同步的时候发生亚稳态现象。但是格雷码有个缺点就是只能定义2^n的深度，而不能像二进制码那样随意的定义FIFO的深度，因为格雷码必须循环一个2^n，否则就不能保证两个相邻码元之间相差一位的条件，因此也就不是真正的格雷码了。第二就是使用冗余的触发器，假设一个触发器发生亚稳态的概率为P，那么两个级联的触发器发生亚稳态的概率就为P的平方。但这会导致延时的增加。亚稳态的发生会使得FIFO出现错误，读/写时钟采样的地址指针会与真实的值之间不同，这就导致写入或读出的地址错误。由于考虑延时的作用，空/满标志的产生并不一定出现在FIFO真的空/满时才出现。可能FIFO还未空/满时就出现了空/满标志。这并没有什么不好，只要保证FIFO不出现overflow or underflow 就OK了。

　　很多关于FIFO的文章其实讨论的都是空/满标志的不同算法问题。

　　在Vijay A. Nebhrajani的《异步FIFO结构》一文中，作者提出了两个关于FIFO空/满标志的算法。

　　第一个算法：构造一个指针宽度为N+1，深度为2^N字节的FIFO（为方便比较，将格雷码指针转换为二进制指针）。当指针的二进制码中最高位不一致而其它N位都相等时，FIFO为满（在Clifford E. Cummings的文章中以格雷码表示是前两位均不相同，而后两位LSB相同为满，这与换成二进制表示的MSB不同其他相同为满是一样的）。当指针完全相等时，FIFO为空。这也许不容易看出，举个例子说明一下：一个深度为8字节的FIFO怎样工作（使用已转换为二进制的指针）。FIFO_WIDTH=8，FIFO_DEPTH= 2^N = 8，N = 3，指针宽度为N+1=4。起初rd_ptr_bin和wr_ptr_bin均为“0000”。此时FIFO中写入8个字节的数据。wr_ptr_bin =“1000”，rd_ptr_bin=“0000”。当然，这就是满条件。现在，假设执行了8次的读操作，使得rd_ptr_bin =“1000”，这就是空条件。另外的8次写操作将使wr_ptr_bin 等于“0000”，但rd_ptr_bin 仍然等于“1000”，因此FIFO为满条件。

　　显然起始指针无需为“0000”。假设它为“0100”，并且FIFO为空，那么8个字节会使wr_ptr_bin =“1100”，， rd_ptr_bin 仍然为“0100”。这又说明FIFO为满。

　　在Vijay A. Nebhrajani的这篇《异步FIFO结构》文章中说明了怎样运用格雷码来设置空满的条件，但没有说清为什么深度为8的FIFO其读写指针要用3+1位的格雷码来实现，而3+1位的格雷码可以表示16位的深度，而真实的FIFO只有8位，这是怎么回事？而这个问题在Clifford E. Cummings的文章中得以解释。三位格雷码可表示8位的深度，若在加一位最为MSB，则这一位加其他三位组成的格雷码并不代表新的地址，也就是说格雷码的0100表示表示7，而1100仍然表示7，只不过格雷码在经过一个以0位MSB的循环后进入一个以1为MSB的循环，然后又进入一个以0位MSB的循环，其他的三位码仍然是格雷码，但这就带来一个问题，在0100的循环完成后，进入1000，他们之间有两位发生了变换，而不是1位，所以增加一位MSB的做法使得该码在两处：0100~1000，1100~0000有两位码元发生变化，故该码以不是真正的格雷码。增加的MSB是为了实现空满标志的计算。Vijay A. Nebhrajani的文章用格雷码转二进制，再转格雷码的情况下提出空满条件，仅过两次转换，而Clifford E. Cummings的文章中直接在格雷码条件下得出空满条件。其实二者是一样的，只是实现方式不同罢了。

　　第二种算法：Clifford E. Cummings的文章中提到的STYLE#2。它将FIFO地址分成了4部分，每部分分别用高两位的MSB 00 、01、 11、 10决定FIFO是否为going full 或going empty （即将满或空）。如果写指针的高两位MSB小于读指针的高两位MSB则FIFO为“几乎满”，

　　若写指针的高两位MSB大于读指针的高两位MSB则FIFO为“几乎空”。

　　在Vijay A. Nebhrajani的《异步FIFO结构》第三部分的文章中也提到了一种方法，那就是方向标志与门限。设定了FIFO容量的75%作为上限，设定FIFO容量的25%为下限。当方向标志超过门限便输出满/空标志，这与Clifford E. Cummings的文章中提到的STYLE #2可谓是异曲同工。他们都属于保守的空满判断。其实这时输出空满标志FIFO并不一定真的空/满。

　　说到此，我们已经清楚地看到，FIFO设计最关键的就是产生空/满标志的算法的不同产生了不同的FIFO。但无论是精确的空满还是保守的空满都是为了保证FIFO工作的可靠。

查看详情

fifo知识

FIFO Generator的Xilinx官方手册

FIFO作为FPGA岗位求职过程中最常被问到的基础知识点，也是项目中最常被使用到的IP，其意义是非常重要的。本文基于对F

2024-11-12 标签： Xilinx fifo generator 90 0
FIFO的深度应该怎么计算

FIFO是FPGA/IC设计中经常使用到的模块，它经常被用在两个模块之间进行数据的缓存，以避免数据在传输过程中丢失。同时

2024-10-25 标签： fpga IC设计 fifo 171 0
分享一个嵌入式通用FIFO环形缓冲区实现库

开源项目ringbuff ，是一款通用FIFO环形缓冲区实现的开源库，作者MaJerle，遵循 MIT 开源许可协议。

2024-10-23 标签：缓冲区嵌入式 fifo 226 0
Efinity FIFO IP仿真问题 -v1

Efinity目前不支持联合仿真，只能通过调用源文件仿真。我们生成一个fifo IP命名为fifo_sim 在Deli

2024-10-21 标签： IP 仿真 fifo 819 0
FIFO写数据失败问题分析

前几天测试中心在对伺服电机控制板进行测试中，发现多次随机点击控制屏上控制指令时，会出现正常运行的电机突然就停了。在当前指

2024-10-16 标签： fifo 指令伺服电机 527 0
陀螺仪LSM6DSOW开发(4)----中断获取FIFO数据

本文将探讨如何使用中断机制获取FIFO数据并应用MotionFX库解析空间坐标。MotionFX库是一种用于传感器融合的

2024-08-08 标签：陀螺仪 fifo 517 0
陀螺仪LSM6DSOW开发(3)----FIFO数据读取与配置

本文档旨在详细介绍如何配置和读取LSM6DSOW传感器的FIFO数据。LSM6DSOW是一款高性能的6轴IMU（惯性测量

2024-08-05 标签： mems fifo 三轴陀螺仪 1443 0
驱动LSM6DS3TR-C实现高效运动检测与数据采集(8)----中断获取FIFO数据并应用MotionFX库解析空间坐标

本文将探讨如何使用中断机制获取FIFO数据并应用MotionFX库解析空间坐标。MotionFX库是一种用于传感器融合的

2024-07-21 标签：数据采集 fifo 运动检测 598 0
驱动LSM6DS3TR-C实现高效运动检测与数据采集(6)----FIFO数据读取与配置

LSM6DS3TR-C是STMicroelectronics公司推出的iNEMO惯性模块，集成了三轴加速度计和三轴陀螺仪

2024-07-18 标签：陀螺仪数据采集 fifo 1199 0
陀螺仪LSM6DSV16X与AI集成(9)----中断获取FIFO数据并应用MotionFX库解析空间坐标

本文将探讨如何使用中断机制获取FIFO数据并应用MotionFX库解析空间坐标。MotionFX库是一种用于传感器融合的

2024-07-18 标签：陀螺仪 fifo AI 939 0

展开查看更多

全部技术资讯资料帖子视频产品方案企业

fifo帖子

AFE4960如何正确的从FIFO中读取样本呢？

标签：fifo 模拟前端 12 1

如果启用了I2C从站FIFO\"中的\"地址，为什么该行会将地址复制到FW缓冲区呢？

标签：fifo I2C 196 1

CY8C4149AZI在ISR启动之前，RX FIFO中就有一个字节的数据，为什么？

标签：fifo 字节 164 1

ASM330LHH使用FIFO阈值中断输出时工作异常的原因？

标签：fifo 阈值 195 1

如何获取FIFO中接收的字节数？

标签：fifo 字节 143 1

请问STM32F407 USB的FIFO究竟有多少空间？

标签：fifo STM32F407 209 0

cyusb3014同步从属fifo 5位地址模式下，epswitch切换地址失败了怎么解决？

标签：fifo CYUSB3014 146 1

CYUSB2014-BZXC从属FIFO模式，有没有可能设置一个信号输出，以识别插座何时完成切换？

标签：fifo 信号输出 149 0

如何在CYUSB2014-BZXC中以8位模式配置Slave FIFO？

标签：fifo 174 1

在5bitfifo程序中，输出一次数据后flaga自动拉高，此时flaga不应该处于拉低状态吗？

标签：fifo 123 1

fifo资料下载

AFE49130超小型集成式AFE和FIFO数据表立即下载

类别：电子资料 2024-07-31 标签：AFE fifo 模拟前端

TL16C752D具有64字节FIFO的双路UART数据表立即下载

类别：电子资料 2024-07-10 标签：fifo uart 通用异步收发器

具有128字节FIFO的TL16C750E UART数据表立即下载

类别：电子资料 2024-07-08 标签：fifo uart

TL16C752B-EP带64字节FIFO的3.3 V双通道UART数据表立即下载

类别：电子资料 2024-07-03 标签：接收器 fifo uart

具有FIFO的双异步通信元件TL16C552A数据表立即下载

类别：电子资料 2024-06-26 标签：fifo

异步FIFO结构设计立即下载

类别：IC中文资料 2024-02-06 标签：fifo

异步FIFO和PLL在高速雷达数据采集系统中的应用立即下载

类别：电子资料 2023-11-08 标签：fpga fifo pll

L3GD20H 3轴数字陀螺仪的使用信息和应用提示立即下载

类别：电子资料 2023-07-31 标签：传感器 fifo 数字陀螺仪

在STM32上移植的一个稳定可靠的FIFO立即下载

类别：C语言|源代码 2022-09-26 标签：STM32 fifo

SALELF3系列FPGA HDL设计库指南立即下载

类别：电子资料 2022-09-27 标签：fpga fifo HDL

fifo资讯

陀螺仪LSM6DSOW开发(4)----中断获取FIFO数据

本文将探讨如何使用中断机制获取FIFO数据并应用MotionFX库解析空间坐标。MotionFX库是一种用于传感器融合的强大工具，可以将加速度计、陀螺仪...

2024-08-08 标签：陀螺仪 fifo 517 0

美新半导体宣布3轴AMR地磁传感器荣膺“年度最佳传感器/MEMS奖项”

2024年3月29日，由全球电子技术领域知名媒体集团ASPENCORE举办的"2024年度中国IC领袖峰会暨中国IC设计成就奖颁奖典礼&quo...

2024-04-07 标签：IC设计 fifo AMR 609 0

请问异步FIFO的溢出操作时怎么样判断的？

请问异步FIFO的溢出操作时怎么样判断的？异步FIFO是数据传输的一种常用方式，在一些储存器和计算机系统中，常常会用到异步FIFO。作为一种FIFO，...

2023-10-18 标签：fifo 计数器 1505 0

同步FIFO和异步FIFO的区别同步FIFO和异步FIFO各在什么情况下应用

同步FIFO和异步FIFO的区别同步FIFO和异步FIFO各在什么情况下应用？ 1. 同步FIFO和异步FIFO的区别同步FIFO和异步FIFO在处...

2023-10-18 标签：fifo 1619 0

为什么异步fifo中读地址同步在写时钟域时序分析不通过？

为什么异步fifo中读地址同步在写时钟域时序分析不通过？异步FIFO中读地址同步在写时钟域时序分析不通过的原因可能有以下几个方面： 1. 读地址同步在...

2023-10-18 标签：时钟缓冲器 fifo 667 0

fpga跨时钟域通信时，慢时钟如何读取快时钟发送过来的数据？

fpga跨时钟域通信时，慢时钟如何读取快时钟发送过来的数据？在FPGA设计中，通常需要跨时钟域进行数据通信。跨时钟域通信就是在不同的时钟域之间传输数据...

2023-10-18 标签：FPGA设计 fifo 缓存器 989 0

芯教程|平头哥助力昊芯HX2000系列芯片专题SCI串口通讯奇偶校验(二)SCI增强FIFO

自昊芯推出专题讲解SCI串口通讯奇偶校验，分为两期讲解，上期主要讲解标准SCI模式下的奇偶校验，本期主要讲解增强FIFO模式下的奇偶校验。HX2000系...

2022-11-08 标签：芯片 fifo 716 0

异步fifo详解

异步fifo详解一. 什么是异步FIFO FIFO即First in First out的英文简称，是一种先进先出的数据缓存器，与普通存储器的区别在于...

2022-12-12 标签：fifo 4064 0

如何设计异步时钟之间的接口电路

　　一、FIFO简介　　FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，它与普通存储器的区别是没有外部读...

2022-11-15 标签：芯片存储器 fifo 750 0

同步FIFO之Verilog实现

FIFO的分类根均FIFO工作的时钟域，可以将FIFO分为同步FIFO和异步FIFO。同步FIFO是指读时钟和写时钟为同一个时钟。在时钟沿来临时同时发生...

2022-11-01 标签：fifo Verilog 缓存器 1893 0

fifo数据手册

关注此标签的用户(3人)

编辑推荐厂商产品技术软件/工具OS/语言教程专题

电机控制	DSP	氮化镓	功率放大器	ChatGPT	自动驾驶	TI	瑞萨电子
BLDC	PLC	碳化硅	二极管	OpenAI	元宇宙	安森美	ADI
无刷电机	FOC	IGBT	逆变器	文心一言	5G	英飞凌	罗姆
直流电机	PID	MOSFET	传感器	人工智能	物联网	NXP	赛灵思
步进电机	SPWM	充电桩	IPM	机器视觉	无人机	三菱电机	ST
伺服电机	SVPWM	光伏发电	UPS	AR	智能电网	国民技术	Microchip

瑞萨	沁恒股份	全志	国民技术	瑞芯微	兆易创新	芯海科技	Altium
德州仪器	Vishay	Micron	Skyworks	AMS	TAIYOYUDEN	纳芯微	HARTING
adi	Cypress	Littelfuse	Avago	FTDI	Cirrus LogIC	Intersil	Qualcomm
st	Murata	Panasonic	Altera	Bourns	矽力杰	Samtec	扬兴科技
microchip	TDK	Rohm	Silicon Labs	圣邦微电子	安费诺工业	ixys	Isocom Compo
安森美	DIODES	Nidec	Intel	EPSON	乐鑫	Realtek	ERNI电子
TE Connectivity	Toshiba	OMRON	Sensirion	Broadcom	Semtech	旺宏	英飞凌
Nexperia	Lattice	KEMET	顺络电子	霍尼韦尔	pulse	ISSI	NXP
Xilinx	广濑电机	金升阳	君耀电子	聚洵	Liteon	新洁能	Maxim
MPS	亿光	Exar	菲尼克斯	CUI	WIZnet	Molex	Yageo
Samsung	风华高科	WINBOND	长晶科技	晶导微电子	上海贝岭	KOA	Echelon
Coilcraft	LRC	trinamic

放大器	运算放大器	差动放大器	电流感应放大器	比较器	仪表放大器	可变增益放大器	隔离放大器
时钟	时钟振荡器	时钟发生器	时钟缓冲器	定时器	寄存器	实时时钟	PWM 调制器
视频放大器	功率放大器	频率转换器	扬声器放大器	音频转换器	音频开关	音频接口	音频编解码器
模数转换器	数模转换器	数字电位器	触摸屏控制器	AFE	ADC	DAC	电源管理
线性稳压器	LDO	开关稳压器	DC/DC	降压转换器	电源模块	MOSFET	IGBT
振荡器	谐振器	滤波器	电容器	电感器	电阻器	二极管	晶体管
变送器	传感器	解析器	编码器	陀螺仪	加速计	温度传感器	压力传感器
电机驱动器	步进驱动器	TWS	BLDC	无刷直流驱动器	湿度传感器	光学传感器	图像传感器
数字隔离器	ESD 保护	收发器	桥接器	多路复用器	氮化镓	PFC	数字电源

开关电源	步进电机	无线充电	LabVIEW	EMC	PLC	OLED	单片机
5G	m2m	DSP	MCU	ASIC	CPU	ROM	DRAM
NB-IoT	LoRa	Zigbee	NFC	蓝牙	RFID	Wi-Fi	SIGFOX
Type-C	USB	以太网	仿真器	RISC	RAM	寄存器	GPU
语音识别	万用表	CPLD	耦合	电路仿真	电容滤波	保护电路	看门狗
CAN	CSI	DSI	DVI	Ethernet	HDMI	I2C	RS-485
SDI	nas	DMA	HomeKit	阈值电压	UART	机器学习	TensorFlow

Arduino	BeagleBone	树莓派	STM32	MSP430	EFM32	ARM mbed	EDA
示波器	LPC	imx8	PSoC	Altium Designer	Allegro	Mentor	Pads
OrCAD	Cadence	AutoCAD	华秋DFM	Keil	MATLAB	MPLAB	Quartus

C++	Java	Python	JavaScript	node.js	RISC-V	verilog	Tensorflow
Android	iOS	linux	RTOS	FreeRTOS	LiteOS	RT-THread	uCOS
DuerOS	Brillo	Windows11	HarmonyOS

林超文PCB设计：PADS教程，PADS视频教程	郑振宇老师：Altium Designer教程，Altium Designer视频教程
张飞实战电子视频教程	朱有鹏老师：海思HI3518e教程，HI3518e视频教程
李增老师：信号完整性教程，高速电路仿真教程	华为鸿蒙系统教程，HarmonyOS视频教程
赛盛：EMC设计教程，EMC视频教程	杜洋老师：STM32教程，STM32视频教程
唐佐林：c语言基础教程，c语言基础视频教程	张飞：BUCK电源教程，BUCK电源视频教程
正点原子：FPGA教程，FPGA视频教程	韦东山老师：嵌入式教程，嵌入式视频教程
张先凤老师：C语言基础视频教程	许孝刚老师：Modbus通讯视频教程
王振涛老师：NB-IoT开发视频教程	Mill老师：FPGA教程，Zynq视频教程
C语言视频教程	RK3566芯片资料合集
朱有鹏老师：U-Boot源码分析视频教程	开源硬件专题

搜索历史

fifo

30 29.DDR3实例：DDR3 IP介绍与配置 - 第4节 #硬声创作季

#硬声创作季 #FPGA FPGA-28-05 ADC采集FIFO缓存UART发送系统任务说明-2

#硬声创作季 #FPGA FPGA-27-04 Quartus中fifo IP核介绍与仿真测试-3

#FPGA点拨 FIFO练习3答案

fifo简介

fifo百科

fifo知识

fifo帖子

fifo资料下载

fifo资讯

fifo数据手册

相关标签

相关话题

关注此标签的用户(3人)

搜索历史

fifo

30 29.DDR3实例：DDR3 IP介绍与配置 - 第4节 #硬声创作季

#硬声创作季 #FPGA FPGA-28-05 ADC采集FIFO缓存UART发送系统任务说明-2

#硬声创作季 #FPGA FPGA-27-04 Quartus中fifo IP核介绍与仿真测试-3

#FPGA点拨 FIFO练习3答案

fifo简介

fifo百科

fifo知识

fifo技术

fifo帖子

fifo资料下载

fifo资讯

fifo数据手册

相关标签

相关话题

关注此标签的用户(3人)