fifo存储

关于同步FIFO和异步FIFO的基础知识总结

FIFO是一种先进先出数据缓存器，它与普通存储器的区别是没有外部读写地址线，使用起来非常简单，缺点是只能顺序读写，而不能随机读写。

2024-04-09 标签：数据传输EDA工具二进制 3168 0

裸机中环形队列与RTOS中消息队列有何区别呢？

“环形队列”和“消息队列”在嵌入式领域有应用非常广泛，相信有经验的嵌入式软件工程师对它们都不陌生。

2024-01-26 标签：嵌入式RTOSFIFO存储 698 0

芯片跨时钟域设计案例简析(一）

最经典的2DFF 1-bit同步器如下，下图结构通常用于单bit控制信号的异步处理

2024-01-18 标签：寄存器CDC同步器 1033 0

RAM的应用-一种常见的解耦设计

在模块划分时，我们通常会考虑解耦合，即尽量减少模块间的交互，让模块间的接口尽量简单。

2024-01-13 标签：寄存器RAMFIFO存储 672 0

FPGA设计技巧—多时钟域和异步信号处理解决方案

有一个有趣的现象，众多数字设计特别是与FPGA设计相关的教科书都特别强调整个设计最好采用唯一的时钟域。

2023-12-22 标签：FPGA设计信号处理同步器 1482 0

全志R128平台SPI与DBI点屏性能大对比

支持BIT模式，用于3Wire场景，支持可编程0~32bits帧长度（仅支持Master模式，且不支持DMA和FIFO功能）

2023-11-13 标签：RGBSPI接口FIFO存储 582 0

基于FreeRTOS的STM32F103系统—队列

在FreeRTOS中，队列是实现任务之间同步、互斥和通信的一种重要方法（其他的实现方法有：任务通知、事件组、信号量、互斥量）。

2023-11-10 标签：FreeRTOSSTM32F103ISR 1117 0

一文解读SCI通信的相关内容

SCI：串行通信接口，串行通信技术的一种总称；

2023-11-08 标签：串行通信上位机异步收发器 5399 0

关于另外一种设计异步FIFO的简介

设计者为了提升FIFO的速度使用了将二进制计数器和格雷码计数器结合在一起的方法，从最开始用一组寄存器来进行格雷码到二进制码的转换，二进制码的递增和二进制...

2023-10-20 标签：编码器寄存器二进制 462 0

AI芯片设计DNN加速器buffer管理策略

如前所述，数据缓存是创建高效DNN加速器的关键组件之一。因此，除了选择适当的数据流(控制数据缓存的位置和时间)外，DNN加速器还需要一个缓存方案

2023-10-17 标签：加速器缓冲器FIFO存储 1409 0

灰度图像均值滤波算法的HDL实现介绍

首先要做的是最简单的均值滤波算法。均值滤波是典型的线性滤波算法，它是指在图像上对目标像素给一个模板，该模板包括了其周围的临近像素（以目标象素为中心的周围...

2023-10-16 标签：RAMHDL移位寄存器 816 0

YTM32的模数转换器ADC外设模块详解

YTM32的ADC转换器外设最多可以集成32个输入通道，最高12b转换精度，最快可以支持2M Sps的12b采样。

2023-10-09 标签：看门狗复用器模数转换器 1838 0

AP AUTOSAR是如何定义和管理自适应应用程序的呢？

AP AUTOSAR的核心是自适应应用程序（Adaptive Application），它是一种可以根据运行时环境动态调整的软件组件。

2023-09-22 标签：处理器看门狗AUTOSAR 1977 0

用Verilog在FPGA上实现低通滤波器

在本文中，我们将简要介绍不同类型的滤波器，然后学习如何实现移动平均滤波器并使用CIC架构对其进行优化。

2023-10-02 标签：FPGA设计低通滤波器加法器 2669 0

处理跨时钟域（CDC）信号同步的最常见方法

跨时钟域( **Clock Domain Crossing，CDC** )通俗地讲，就是 **模块之间数据交互时用的不是同一个时钟进行驱动** ，如下图...

2023-09-20 标签：触发器同步器FIFO存储 3865 0

数字IC设计中的异步FIFO简介

在大规模ASIC设计中，**多时钟系统**通常是不可避免的，这会导致不同时钟域中的数据传输问题。

2023-09-20 标签：寄存器IC设计ASIC设计 1248 0

CAN驱动Mailbox配置过程中有哪些关键配置参数值得我们注意？

CAN驱动作为一个在日常开发项目中经常接触到的重要驱动模块，AUTOSAR组织对CAN Driver有着十分全面而准确的实现要求与相关关键词参数的定义。

2023-09-20 标签：控制器接收机AUTOSAR 2066 0